Renesas SH7641 - Manual (Page 377)

Section 12 Bus State Controller (BSC)
Rev. 4.00 Sep. 14, 2005 Page 327 of 982
REJ09B0023-0400
••••
••••
••••
••••
••••
A16
A0
CS
OE
I/O7
I/O0
WE
••••
••••
••••
••••
A18
A2
CSn
RD
D31
D24
WE3
D23
D16
WE2
D15
D8
WE1
D7
D0
WE0
This LSI
128k × 8-bit
SRAM
••••
A16
A0
CS
OE
I/O7
I/O0
WE
•••• ••••
••••
••••
••••
A16
A0
CS
OE
I/O7
I/O0
WE
••••
••••
••••
••••
A16
A0
CS
OE
I/O7
I/O0
WE
•••• ••••
••••
••••
••••
Figure 12.6 Example of 32-Bit Data-Width SRAM Connection