Artesyn ATCA-8310 Installation and Use (May 2014) - Manual (Page 10)

ATCA-8310 Installation and Use (6806800M72E)
Contents
10
Contents Contents
8.2.3.4 GPP Reset Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
8.2.3.5 Watchdog Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355
8.2.3.6 GPP Interrupt Mapping Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355
8.2.3.7 SPP Interrupt Routing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 356
8.2.3.8 Hardware Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357
8.2.3.9 Glue Logic FPGA Configuration Supervision . . . . . . . . . . . . . . . . . . . . . . . . . . . 357
8.2.3.10 Glue Logic FPGA Dual Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 358
8.2.3.11 Communication between SPP, GPP and IPMC . . . . . . . . . . . . . . . . . . . . . . . . . 360
8.2.3.12 SPP Failure Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362
8.2.3.13 SPP Persistent memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 365
8.2.3.14 SPI Interfaces DCM baseboard, DMC1, DMC2 and ARTM . . . . . . . . . . . . . . . . 365
8.2.3.15 Serial Redirection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 365
8.2.3.16 Reset Domain Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 368
8.2.3.17 Miscellaneous . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
8.3 DSP FPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 370
8.3.1 DSP FPGA Architectural Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 370
8.4 DSP FPGA HW/SW interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 372
8.4.1 DSP FPGA Address map Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 372
8.4.2 DSP FPGA Registers Detailed Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
8.4.2.1 SerDes Client Interface (8bit each) (SerDesClientIf) . . . . . . . . . . . . . . . . . . . . 385
8.4.2.2 TSIP Interface Test Pattern Generator Block (TstPatGenBlk) . . . . . . . . . . . . . 386
8.4.2.3 TSIP Interface Test Pattern Comparator Block ( TstPatCmpBlk) . . . . . . . . . . 389
8.4.2.4 TSIP to Serializer Converter Block (Tsip2SerBlk) . . . . . . . . . . . . . . . . . . . . . . . 393
8.4.2.5 Deserializer to TSIP Allocater Block (Des2TsipBlk) . . . . . . . . . . . . . . . . . . . . . . 396
8.4.2.6 DSP Reset and NMI Control Block (DspResNmiCtrlBlk) . . . . . . . . . . . . . . . . . 402
8.4.2.7 DSP Status and Interrupt Block (DspStaIntBlk) . . . . . . . . . . . . . . . . . . . . . . . . 406
8.4.2.8 DMC Power Supply Control Block (DmcPwrCtrlBlk) . . . . . . . . . . . . . . . . . . . . 415
8.4.2.9 General Registers (GnrlRegs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 416
8.4.2.10 Configuration Prom Update Registers (CfgPrmUpd) . . . . . . . . . . . . . . . . . . . 424
8.4.2.11 General Test Registers (GenTestRegs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 427
8.4.2.12 I2C interface to Dsps (I2CIfToDsp) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 429
8.4.2.13 MDIO interface to Phy (MdioIfToPhy) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 431
8.4.3 Logic Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434
8.4.3.1 Logic blocks Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434
8.4.3.2 Transmission principle between TSIP and SERDES . . . . . . . . . . . . . . . . . . . . . 434
8.4.3.3 Setting up SERDES links . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435