Motorola MPC8260 - Manual (Page 250)

8-18 MPC8260 PowerQUICC II UserÕs Manual MOTOROLA
Part III. The Hardware Interface
Table 8-9 lists data transfer patterns for write cycles for accesses initiated by the MPC8260.
Table 8-8. Data Bus Requirements For Read Cycle
Transfer
Size
TSIZ[0Ð3]
Address
State 1
A[29Ð31]
1 Address state is the calculated address for port size.
Port Size/Data Bus Assignments
64-Bit 32-Bit 16-Bit 8-Bit
0Р7 8Р15 16Р23 24Р31 32Р39 40Р47 48Р55 56Р63 0Р7 8Р15 16Р23 24Р31 0Р7 8Р15 0Р7
Byte
(0001)
000 OP0 2
2 OPn: These lanes are read or written during that bus transaction. OP0 is the most-signiÞcant byte of a word operand
and OP7 is the least-signiÞcant byte.
С 3
3 С Denotes a byte not required during that read cycle.
С С С С С С OP0 С С С OP0 Ñ OP0
001 Ñ OP1 С С С С С С С OP1 С С С OP1 OP1
010 С С OP2 С С С С С С С OP2 Ñ OP2 Ñ OP2
011 С С С OP3 С С С С С С С OP3 Ñ OP3 OP3
100 С С С С OP4 С С С OP4 С С С OP4 Ñ OP4
101 С С С С С OP5 С С С OP5 С С С OP5 OP5
110 С С С С С С OP6 С С С OP6 Ñ OP6 Ñ OP6
111 С С С С С С С OP7 С С С OP7 Ñ OP7 OP7
Half Word
(0010)
000 OP0 OP1 С С С С С С OP0 OP1 С С OP0 OP1 OP0
001 Ñ OP1 OP2 С С С С С С OP1 OP2 С С OP1 OP1
010 С С OP2 OP3 С С С С С С OP2 OP3 OP2 OP3 OP2
100 С С С С OP4 OP5 С С OP4 OP5 С С OP4 OP5 OP4
101 С С С С С OP5 OP6 С С OP5 OP6 С С OP5 OP5
110 С С С С С С OP6 OP7 С С OP6 OP7 OP6 OP7 OP6
Triple Byte
(0011)
000 OP0 OP1 OP2 С С С С С OP0 OP1 OP2 Ñ OP0 OP1 OP0
001 Ñ OP1 OP2 OP3 С С С С С OP1 OP2 OP3 Ñ OP1 OP1
100 С С С С OP4 OP5 OP6 Ñ OP4 OP5 OP6 Ñ OP4 OP5 OP4
101 С С С С С OP5 OP6 OP7 Ñ OP5 OP6 OP7 Ñ OP5 OP5
Word
(0100)
000 OP0 OP1 OP2 OP3 С С С С OP0 OP1 OP2 OP3 OP0 OP1 OP0
100 С С С С OP4 OP5 OP6 OP7 OP4 OP5 OP6 OP7 OP4 OP5 OP4
Double
Word
(0000)
000 OP0 OP1 OP2 OP3 OP4 OP5 OP6 OP7 OP0 OP1 OP2 OP3 OP0 OP1 OP0