Nxp semiconductors – NXP Semiconductors LPC24XX UM10237 User Manual
Page 765
UM10237_4
© NXP B.V. 2009. All rights reserved.
User manual
Rev. 04 — 26 August 2009
765 of 792
NXP Semiconductors
UM10237
Chapter 36: LPC24XX Supplementary information
0xFFE0 0FE0) bit description . . . . . . . . . . . . .239
Table 229.Interrupt Enable register (intEnable - address
0xFFE0 0FE4) bit description . . . . . . . . . . . . .239
Table 230.Interrupt Clear register (IntClear - address
0xFFE0 0FE8) bit description . . . . . . . . . . . . .240
Table 231.Interrupt Set register (IntSet - address
0xFFE0 0FEC) bit description. . . . . . . . . . . . .241
Table 232.Power-Down register (PowerDown - address
0xFFE0 0FF4) bit description . . . . . . . . . . . . .241
Table 233.Receive Descriptor Fields. . . . . . . . . . . . . . . .243
Table 234.Receive Descriptor Control Word . . . . . . . . . .243
Table 235.Receive Status Fields . . . . . . . . . . . . . . . . . . .243
Table 236.Receive Status HashCRC Word . . . . . . . . . . .243
Table 237.Receive status information word. . . . . . . . . . .244
Table 238.Transmit descriptor fields . . . . . . . . . . . . . . . .246
Table 239.Transmit descriptor control word . . . . . . . . . .246
Table 240.Transmit status fields . . . . . . . . . . . . . . . . . . .246
Table 241.Transmit status information word . . . . . . . . . .247
Table 242.LCD controller pins . . . . . . . . . . . . . . . . . . . . .284
Table 243.Pins used for single panel STN displays . . . .284
Table 244.Pins used for dual panel STN displays . . . . . .285
Table 245.Pins used for TFT displays . . . . . . . . . . . . . . .285
Table 246.FIFO bits for Little-endian Byte, Little-endian Pixel
order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .289
Table 247.FIFO bits for Big-endian Byte, Big-endian Pixel
order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .290
Table 248.FIFO bits for Little-endian Byte, Big-endian Pixel
order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .291
Table 249.RGB mode data formats . . . . . . . . . . . . . . . . .292
Table 250.Palette data storage for TFT modes. . . . . . . .293
Table 251.Palette data storage for STN color modes.. . .293
Table 252.Palette data storage for STN monochrome
mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .294
Table 253.Palette data storage for STN monochrome
mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .295
Table 254.Addresses for 32 x 32 cursors . . . . . . . . . . . .297
Table 255.Buffer to pixel mapping for 32 x 32 pixel cursor
format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
Table 256.Buffer to pixel mapping for 64 x 64 pixel cursor
format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
Table 257.Pixel encoding . . . . . . . . . . . . . . . . . . . . . . . .299
Table 258.Color display driven with 2 2/3 pixel data . . . .300
Table 259.Summary of LCD controller registers . . . . . . .303
Table 260.LCD Configuration register (LCD_CFG, RW -
0xE01F C1B8) . . . . . . . . . . . . . . . . . . . . . . . .304
Table 261.Horizontal Timing register (LCD_TIMH, RW -
0xFFE1 0000) . . . . . . . . . . . . . . . . . . . . . . . . .305
Table 262.Vertical Timing register (LCD_TIMV, RW - 0xFFE1
0004) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .306
Table 263.Clock and Signal Polarity register (LCD_POL, RW
- 0xFFE1 0008). . . . . . . . . . . . . . . . . . . . . . . .307
Table 264.Line End Control register (LCD_LE, RW - 0xFFE1
000C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .310
Table 265.Upper Panel Frame Base register
(LCD_UPBASE, RW - 0xFFE1 0010). . . . . . .310
Table 266.Lower Panel Frame Base register
(LCD_LPBASE, RW - 0xFFE1 0014) . . . . . . . 311
Table 267.LCD Control register (LCD_CTRL, RW - 0xFFE1
0018) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311
Table 268.Interrupt Mask register (LCD_INTMSK, RW -
0xFFE1 001C) . . . . . . . . . . . . . . . . . . . . . . . . 313
Table 269.Raw Interrupt Status register (LCD_INTRAW, RW
- 0xFFE1 0020) . . . . . . . . . . . . . . . . . . . . . . . 314
Table 270.Masked Interrupt Status register (LCD_INTSTAT,
RW - 0xFFE1 0024) . . . . . . . . . . . . . . . . . . . . 315
Table 271.Interrupt Clear register (LCD_INTCLR, RW -
0xFFE1 0028) . . . . . . . . . . . . . . . . . . . . . . . . 315
Table 272.Upper Panel Current Address register
(LCD_UPCURR, RW - 0xFFE1 002C). . . . . . 316
Table 273.Lower Panel Current Address register
(LCD_LPCURR, RW - 0xFFE1 0030) . . . . . . 316
Table 274.Color Palette registers (LCD_PAL, RW - 0xFFE1
0200 to 0xFFE1 03FC) . . . . . . . . . . . . . . . . . 317
Table 275.Cursor Image registers (CRSR_IMG, RW -
0xFFE1 0800 to 0xFFE1 0BFC) . . . . . . . . . . 318
Table 276.Cursor Control register (CRSR_CTRL, RW -
0xFFE1 0C00) . . . . . . . . . . . . . . . . . . . . . . . . 318
Table 277.Cursor Configuration register (CRSR_CFG, RW -
0xFFE1 0C04) . . . . . . . . . . . . . . . . . . . . . . . . 319
Table 278.Cursor Palette register 0 (CRSR_PAL0, RW -
0xFFE1 0C08) . . . . . . . . . . . . . . . . . . . . . . . . 319
Table 279.Cursor Palette register 1 (CRSR_PAL1, RW -
0xFFE1 0C0C) . . . . . . . . . . . . . . . . . . . . . . . . 320
Table 280.Cursor XY Position register (CRSR_XY, RW -
0xFFE1 0C10) . . . . . . . . . . . . . . . . . . . . . . . . 320
Table 281.Cursor Clip Position register (CRSR_CLIP, RW -
0xFFE1 0C14) . . . . . . . . . . . . . . . . . . . . . . . . 321
Table 282.Cursor Interrupt Mask register (CRSR_INTMSK,
RW - 0xFFE1 0C20). . . . . . . . . . . . . . . . . . . . 321
Table 283.Cursor Interrupt Clear register (CRSR_INTCLR,
RW - 0xFFE1 0C24). . . . . . . . . . . . . . . . . . . . 321
Table 284.Cursor Raw Interrupt Status register
(CRSR_INTRAW, RW - 0xFFE1 0C28) . . . . . 322
Table 285.Cursor Masked Interrupt Status register
(CRSR_INTSTAT, RW - 0xFFE1 0C2C) . . . . 322
Table 286.LCD panel connections for STN single panel
mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
Table 287.LCD panel connections for STN dual panel mode
Table 288.LCD panel connections for TFT panels . . . . . 327
Table 289.USB related acronyms, abbreviations, and
definitions used in this chapter. . . . . . . . . . . . 329
Table 290.Fixed endpoint configuration . . . . . . . . . . . . . 330
Table 291.USB device pin description . . . . . . . . . . . . . . 334
Table 292.USB device controller clock sources . . . . . . . 335
Table 293.Summary of USB device registers . . . . . . . . 336
Table 294.USB Port Select register (USBPortSel - address
0xFFE0 C110) bit description. . . . . . . . . . . . . 338
Table 295.USBClkCtrl register (USBClkCtrl - address
0xFFE0 CFF4) bit description . . . . . . . . . . . . 338
Table 296.USB Clock Status register (USBClkSt - 0xFFE0
CFF8) bit description . . . . . . . . . . . . . . . . . . . 339
Table 297.USB Interrupt Status register (USBIntSt - address
0xE01F C1C0) bit description . . . . . . . . . . . . 339