beautypg.com

List of figures – Artesyn ARTM-831X Installation and Use (June 2014) User Manual

Page 15

background image

List of Figures

ARTM-831X Installation and Use (6806800M76E)

15

Figure 1-1

Declaration of Conformity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Figure 1-2

Serial Number Location . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Figure 3-1

Mechanical Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Figure 3-2

Faceplate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Figure 3-3

ARTM-8310 LEDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Figure 4-1

ARTM-831X_base /w OC3 option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Figure 4-2

ARTM-831X_E1/T1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

Figure 4-3

ARTM-831X_DS3/OC3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

Figure 4-4

ARTM-831X Synchronous Clock Distribution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Figure 4-5

ARTM-831X SPI Bus & RESET Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

Figure 4-6

FPGA_base recovered receive clock selector unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Figure 4-7

IPMI Block Diagram with Mezzanine Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Figure 4-8

E1/T1 mezzanine TSI-FPGA recovered receive clock selector unit . . . . . . . . . . . . . . 76

Figure 4-9

E1/T1 mezzanine recovered receive clock selector unit . . . . . . . . . . . . . . . . . . . . . . . 78

Figure 4-10

ESF Sync 166Hz Routing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Figure 4-11

DS3/OC3 mezzanine TSI-FPGA recovered receive clock selector unit . . . . . . . . . . . 83

Figure 4-12

DS3/OC3 mezzanine recovered receive clock selector unit . . . . . . . . . . . . . . . . . . . 86

Figure 4-13

ESSI Signal Routing with 1+1 Redundant ATCA-8310 Nodes . . . . . . . . . . . . . . . . . . 89

Figure 5-1

MMC block diagram of the ARTM-831X . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Figure 5-2

Firmware Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

Figure 5-3

Patch Panel Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

Figure 8-1

ARTM Architectural Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

Figure 8-2

Signal Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

Figure 8-3

SPI Flash Configuration circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

Figure 9-1

Architectural Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

Figure 9-2

Overview of TSI FPGA Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

Figure 9-3

TSI structure diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

Figure 9-4

CM (connection memory) data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

Figure 9-5

PCIexpress Subsystem Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

Figure 9-6

TSI channel mapping scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

Figure 10-1

Ext Fpga Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293