E t h e r n e t t i m i n g
8 1 4
N S 9 7 5 0 H a r d w a r e R e f e r e n c e
Ethernet MII timing
Figure 119: Ethernet MII timing
E6
E5
E4
E3
E2
E1
E7
E7
E13
E12
E11
tx_clk
txd[3:0],tx_en,tx_er
rx_clk
rxd[3:0],rx_en,rx_er
cam_req
cam_reject
mdc
mdio (input)
mdio (output)
