Zilog EZ80F916 - Manual (Page 4)

eZ80
®
CPU
User Manual
UM007715-0415 Table of Contents
iv
Table of Contents
Manual Objectives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . vi
About This Manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . vi
Intended Audience . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . vi
Manual Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .vi
Manual Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . vii
Safeguards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .ix
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Architectural Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Processor Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Pipeline Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Memory Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Z80 MEMORY Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
ADL MEMORY Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Registers and Bit Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
eZ80 ® CPU Working Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
eZ80 ® CPU Control Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
eZ80
®
CPU Control Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
eZ80
®
CPU Registers in Z80 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
eZ80 ® CPU Registers in ADL Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
eZ80 ® CPU Status Indicators (Flag Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Memory Mode Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
ADL Mode and Z80 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Memory Mode Compiler Directives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Opcode Suffixes for Memory Mode Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Single-Instruction Memory Mode Changes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Suffix Completion by the Assembler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Assembly of the Opcode Suffixes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Persistent Memory Mode Changes in ADL and Z80 Modes . . . . . . . . . . . . . . . . . . . . 25
Mixed-Memory Mode Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
MIXED MEMORY Mode Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Interrupt Enable Flags (IEF1 and IEF2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Interrupts in Mixed Memory Mode Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
eZ80 ® CPU Response to a Nonmaskable Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
eZ80 ® CPU Response to a Maskable Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Vectored Interrupts for On-Chip Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43