Maxim Integrated MAXQ7667 - Manual (Page 131)

___________________________________________________________________________________ Maxim Integrated Products 8-1
MAXQ7667 User’s Guide
8.1 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
8.2 UART/LIN Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
8.3 UART and LIN Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-5
8.3.1 Control Register 1 (UART) (CNT1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-5
8.3.2 Serial Control Register (UART) (SCON) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-5
8.3.3 Serial Port Buffer Register (SBUF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-7
8.3.4 FIFO Status Register (UART) (FSTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-7
8.3.5 Error Register (UART) (ERRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-8
8.3.6 Checksum Register (UART) (CHKSUM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-9
8.3.7 Interrupt State Vector Register (ISVEC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-10
8.3.8 Status Register 0 (UART) (STA0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-11
8.3.9 Serial Mode Register (UART) (SMD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-11
8.3.10 FIFO Control Register (UART) (FCON) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-12
8.3.11 Control Register 0 (UART) (CNT0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-13
8.3.12 Control Register 2 (UART) (CNT2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-14
8.3.13 Identifier Boundary Register (UART) (IDFB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-15
8.3.14 Serial Address Register (UART) (SADDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-15
8.3.15 Serial Address Mask Register (UART) (SADEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-16
8.3.16 Bit Timing Register (UART) (BT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-16
8.3.17 Timer Register (UART) (TMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-17
8.4 MAXQ7667 LIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-17
8.4.1 MAXQ7667 LIN Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-17
8.4.2 LIN Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-18
8.4.3 LIN Peripheral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-18
8.4.4 LIN Master . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-19
8.4.4.1 LIN Master Setup Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-19
8.4.4.2 LIN Master Sending Protected ID and Break/Sync Example . . . . . . . . . . . . . .8-20
8.4.4.3 LIN Master Polling for Transmit Complete Example . . . . . . . . . . . . . . . . . . . . .8-20
8.4.4.4 LIN Master Setup to Receive Acknowledge from Slave Example . . . . . . . . . .8-20
SECTION 8: UART AND LIN
This section contains the following information: