Texas Instruments MSP430x1xx - Manual (Page 18)

Running Title—Attribute Reference
xviii
Tables
3–1 Interrupt Control Bits in SFRs 3-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2 Interrupt Enable Registers 1 and 2 3-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–3 Interrupt Flag Register 1 and 2 3-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–4 Module Enable Registers 1 and 2 3-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–5 Interrupt Sources, Flags, and Vectors of 14x Configurations 3-15 . . . . . . . . . . . . . . . . . . . . . . .
3–6 Low Power Mode Logic Chart for Basic Clock System 3-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1 Peripheral File Address Map—Word Modules 4-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–2 Peripheral File Address Map—Byte Modules 4-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–3 Special Function Register Address Map 4-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–1 Register by Functions 5-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–2 Description of Status Register Bits 5-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–3 Values of Constant Generators CG1, CG2 5-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–4 Source/Destination Operand Addressing Modes 5-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–5 Register Mode Description 5-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–6 Indexed Mode Description 5-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–7 Symbolic Mode Description 5-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–8 Absolute Mode Description 5-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–9 Indirect Mode Description 5-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–10 Indirect Autoincrement Mode Description 5-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–11 Immediate Mode Description 5-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–12 Instruction Format I and Addressing Modes 5-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–13 Instruction Format-II and Addressing Modes 5-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–14 Miscellaneous Instructions or Operations 5-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–15 Double Operand Instruction Format Results 5-18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–16 Single Operand Instruction Format Results 5-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–17 Conditional-Jump Instructions 5-20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–18 Emulated Instructions 5-21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–1 Sum Extension Register Contents 6-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–2 Hardware Multiplier Registers 6-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–1 Port P1 Registers 8-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–2 Port P2 Registers 8-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–3 Port P3–P6 Registers 8-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9–1 WDTCNT Taps 9-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10–1 Timer Modes 10-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10–2 State of OUTx at Next Rising Edge of Timer Clock 10-22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10–3 Timer_A Registers 10-24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10–4 Mode Control 10-25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10–5 Input Clock Divider Control Bits 10-26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10–6 Clock Source Selection 10-26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .