Avago Technologies LSI53C1000R - Manual (Page 47)

PCI Functional Description 2-17
Version 2.2 Copyright © 2000–2003 by LSI Logic Corporation. All rights reserved.
Write Example 2 – Burst = 8 Dwords; Cache Line Size = 4 Dwords:
Write Example 3 – Burst = 16 Dwords; Cache Line Size = 8 Dwords:
A to B: MW (6 bytes)
A to C: MW (13 bytes)
A to D: MW (17 bytes)
C to D: MW (5 bytes)
C to E: MW (3 bytes)
MWI (16 bytes)
MW (2 bytes)
D to F: MW (15 bytes)
MWI (16 bytes)
MW (1 byte)
A to H: MW (15 bytes)
MWI (32 bytes)
MWI (32 bytes)
MW (2 bytes)
A to G: MW (15 bytes)
MWI (32 bytes)
MWI (16 bytes)
MW (3 bytes)
A to B: MW (6 bytes)
A to C: MW (13 bytes)
A to D: MW (17 bytes)
C to D: MW (5 bytes)
C to E: MW (21 bytes)
D to F: MW (32 bytes)
A to H: MW (31 bytes)
MWI (32 bytes)
MW (18 bytes)
A to G: MW (31 bytes)
MWI (32 bytes)
MW (3 bytes)