Rockwell Automation 1747-PT1, D1747NP002 Hand-Held Terminal - Manual (Page 13)

Hand–Held Terminal
User Manual
Table of Contents
ix
Entering Parameters 19–9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
True/False Status of the Instruction 19–10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Chapter 20
Math Instructions Overview 20–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Entering Parameters 20–1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Overflow Trap Bit, S:5/0 20–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register, S:14 and S:13 20–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Indexed Word Addresses 20–2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Add (ADD) 20–3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register 20–3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Subtract (SUB) 20–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register 20–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
32-Bit Addition and Subtraction–Series C and Later SLC 5/02 Processors 20–5 . . .
Bit S:2/14 Math Overflow Selection 20–5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Example of 32-Bit Addition 20–5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Multiply (MUL) 20–7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register 20–7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Divide (DIV) 20–8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register 20–8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Double Divide (DDV) 20–9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register 20–9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Negate (NEG) 20–10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register 20–10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Clear (CLR) 20–11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register 20–11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Convert to BCD (TOD) 20–12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Entering Parameters 20–12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register (When Used) 20–13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Convert from BCD (FRD) 20–15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Entering Parameters 20–15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using Arithmetic Status Bits 20–16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Math Register (When Used) 20–16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ladder Logic Filtering of BCD Input Devices 20–16 . . . . . . . . . . . . . . . . . . . . . .
Math Instructions