Motorola DSP96002 - Manual (Page 893)

Index (Continued)
INDEX - 6 MOTOROLA
ISR Receive Data Register Full (RXDF) Bit
0 . . . . . . . . . . . . . . . . . . . . . . . 5-16
ISR Transmit Data Register Empty (TXDE)
Bit 1 . . . . . . . . . . . . . . . . . . . . 5-16
ISR Transmitter Ready (TRDY) Bit 2 5-16
IVR Host Interface Interrupts . . . . . . 5-18
—J—
Jump/Branch Instructions . . . . . . . . . . .35
—L—
Linear . . . . . . . . . . . . . . . . . . . . . . . . . 1-9
LMS Instruction . . . . . . . . . . . . . . . . . . .32
Logical Immediate Instructions . . . . . . .38
—M—
MAC . . . . . . . . . . . . . . . . . . . . . . . . . . 1-8
MC68020 . . . . . . . . . . . . . . . . . .1-18 , 5-3
Microphone Gain Control . . . . . . . . . . 6-9
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Mode Register . . . . . . . . . . . . . . . . . . 1-21
Modifier Registers . . . . . . . . . . . . . . . . 1-9
Modulo . . . . . . . . . . . . . . . . . . . . . . . . 1-9
Move — Program and Control Instructions
. . . . . . . . . . . . . . . . . . . . . . . . . .36
Move Absolute Short Instructions . . . . .37
Move Peripheral Instructions . . . . . . . .37
MR . . . . . . . . . . . . . . . . . . . . . . . . . . 1-21
Mu Law . . . . . . . . . . . . . . . . . . . . . . . 8-17
Multiply-Accumulator . . . . . . . . . . . . . . 1-8
—N—
Network Mode . . . . . . . . . . . . . . . . . . 8-25
Network Mode Receive . . . . . . . . . . . 8-27
Network Mode Transmit . . . . . . . . . . 8-26
Normal Mode Receive . . . . . . . . . . . 8-25
Normal Mode Transmit . . . . . . . . . . . 8-25
Normal Operating Mode . . . . . . . . . . 8-25
—O—
Offset Registers . . . . . . . . . . . . . . . . . 1-9
On-chip Codec Programming Model . 6-6
On-Chip Codec Programming Model Sum-
mary . . . . . . . . . . . . . . . . . . . 6-11
On-chip Frequency Synthesizer Program-
ming Model . . . . . . . . . . . . . . . . 46
On-chip Peripherals Memory Map . . . . 27
On-Demand Mode . . . . . . . . . . . . . . 8-27
Opcode . . . . . . . . . . . . . . . . . . . . . . . 1-30
Operands . . . . . . . . . . . . . . . . . . . . . 1-30
Operating Mode Register (OMR) . . . . . 44
Other Data ALU Instructions . . . . . . . . 40
Overflow Interrupt Enable (OIE) Bit 9 . 7-6
—P—
PBC . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
PBD . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
PBDDR . . . . . . . . . . . . . . . . . . . . . . . . 4-6
PCC . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
PCDDR . . . . . . . . . . . . . . . . . . . . . . . 4-6
PDB . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7
Phase Comparitor . . . . . . . . . . . . . . . 9-3
Phase Locked Loop (PLL) . . . . . . . . . 9-3
Pins, 16-Bit Timer . . . . . . . . . . . . . . . 2-12
Pins, Address and Data Bus . . . . . . . 2-3
Pins, Bus Control . . . . . . . . . . . . . . . . 2-3
Pins, Host Interface . . . . . . . . . . . . . 2-11
Pins, Interrupt and Mode Control . . . . 2-9
Pins, On-chip Codec . . . . . . . . . . . . 2-14
Pins, On-chip Emulation . . . . . . . . . . 2-13
Pins, Power, Ground and Clock . . . . 2-10
PLCR Clockout Select Bits (CS1-CS0) 9-7
PLCR Feedback Divider Bits . . . . . . . 9-7
PLCR Input Divider Bits (ED3-ED0) . . 9-7
PLCR PLL Enable Bit (PLLE) . . . . . . . 9-8
PLCR PLL Power Down Bit (PLLD) . . 9-8
PLCR Voltage Controlled Oscillator Lock
Bit (LOCK) . . . . . . . . . . . . . . . . 9-9
PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
PLL Control Register (PLCR) . . . . . . . . 45
Port B . . . . . . . . . . . . . . . . . . . . . . . . . 4-6