beautypg.com
MAXQ7665/MAXQ7666 User’s Guide
8-1
This section contains the following information:
8.1 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2
8.1.1 Port Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.2 Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.2.1 Port 0 Output Register (PO0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.2.2 External Interrupt Flag Register (Port 0) (EIF0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-4
8.2.3 Port 0 Input Register (PI0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-5
8.2.4 External Interrupt Enable Register (Port 0) (EIE0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-6
8.2.5 Port 0 Direction Register (PD0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7
8.2.6 External Interrupt Edge Select Register (Port 0) (EIES0) . . . . . . . . . . . . . . . . . . . . . . . 8-8
8.3 GPIO Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
8.3.1 Port P0 Direction Control and Input/Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
8.3.2 Port P0 External Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
8.3.3 Port P0 Special and Alternate Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
8.3.4 Port Pin Examples. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-11
8.3.4.1 Port Pin Example 1: Driving Outputs on Port 0 . . . . . . . . . . . . . . . . . . . . . . . . . 8-118.3.5.1 Port Pin Example 2: Receiving Inputs on Port 0 . . . . . . . . . . . . . . . . . . . . . . . . 8-11
SECTION 8: GENERAL-PURPOSE I/O MODULE
Figure 8-1. Type D Port Pin Schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-2
LIST OF FIGURES
Table 8-1. MAXQ7665/MAXQ7666 Port P0 Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-3
Table 8-2. Port P0 Pin Input/Output States (in Standard Mode) . . . . . . . . . . . . . . . . . . . . . . . . . .8-9
Table 8-3. Port Pin Special and Alternate Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-10
LIST OF TABLES
Maxim Integrated
