Artesyn ATCA-7480 Installation and Use (February 2015) - Manual (Page 80)

Controls, Indicators, and Connectors
ATCA-7480 Installation and Use (6806800T17A) 80
Figure 3-15 P31 Backplane Connector Pinout - Rows A to D
Figure 3-16 P31 Backplane Connector Pinout - Rows E to H
1
2
3
4
5
6
7
8
9
10
1
2
3
4
5
6
7
8
9
10
a b c d a b c d e f g h
PCIE_CPU1_P3_RX_P<0>
PCIE_CPU1_P3_RX_P<2>
PCIE_CPU1_P3_RX_P<4>
PCIE_CPU1_P3_RX_P<6>
PCIE_CPU1_P3_RX_P<8>
PCIE_CPU1_P3_RX_P<10>
PCIE_CPU1_P3_RX_P<12>
PCIE_CPU1_P3_RX_P<14>
CLK100_RTM CPU1PORT3AB DP
n.c
PCIE_CPU1_P3_RX_N<0>
PCIE_CPU1_P3_RX_N<2>
PCIE_CPU1_P3_RX_N<4>
PCIE_CPU1_P3_RX_N<6>
PCIE_CPU1_P3_RX_N<8>
PCIE_CPU1_P3_RX_N<10>
PCIE_CPU1_P3_RX_N<12>
PCIE_CPU1_P3_RX_N<14>
CLK100_RTM CPU1PORT3AB DN
n.c
PCIE_CPU1_P3_TX_P<0>
PCIE_CPU1_P3_TX_P<2>
PCIE_CPU1_P3_TX_P<4>
PCIE_CPU1_P3_TX_P<6>
PCIE_CPU1_P3_TX_P<8>
PCIE_CPU1_P3_TX_P<10>
PCIE_CPU1_P3_TX_P<12>
PCIE_CPU1_P3_TX_P<14>
CLK100_RTM CPU1PORT3CD DP
n.c.
PCIE_CPU1_P3_TX_N<0>
PCIE_CPU1_P3_TX_N<2>
PCIE_CPU1_P3_TX_N<4>
PCIE_CPU1_P3_TX_N<6>
PCIE_CPU1_P3_TX_N<8>
PCIE_CPU1_P3_TX_N<10>
PCIE_CPU1_P3_TX_N<12>
PCIE_CPU1_P3_TX_N<14>
CLK100 RTM CPU1PORT3CD DN
n.c
PCIE_CPU1_P3_RX_N<1>
PCIE_CPU1_P3_RX_N<3>
PCIE_CPU1_P3_RX_N<5>
PCIE_CPU1_P3_RX_N<7>
PCIE_CPU1_P3_RX_N<9>
PCIE_CPU1_P3_RX_N<11>
PCIE_CPU1_P3_RX_N<13>
PCIE_CPU1_P3_RX_N<15>
PCIE_CPU1_P3_RX_P<1>
PCIE_CPU1_P3_RX_P<3>
PCIE_CPU1_P3_RX_P<5>
PCIE_CPU1_P3_RX_P<7>
PCIE_CPU1_P3_RX_P<9>
PCIE_CPU1_P3_RX_P<11>
PCIE_CPU1_P3_RX_P<13>
PCIE_CPU1_P3_RX_P<15>
n.c.
PCIE_CPU1_P3_TX_P<1>
PCIE_CPU1_P3_TX_P<3>
PCIE_CPU1_P3_TX_P<5>
PCIE_CPU1_P3_TX_P<7>
PCIE_CPU1_P3_TX_P<9>
PCIE_CPU1_P3_TX_P<11>
PCIE_CPU1_P3_TX_P<13>
PCIE_CPU1_P3_TX_P<15>
PCIE_CPU1_P3_TX_N<1>
PCIE_CPU1_P3_TX_N<3>
PCIE_CPU1_P3_TX_N<5>
PCIE_CPU1_P3_TX_N<7>
PCIE_CPU1_P3_TX_N<9>
PCIE_CPU1_P3_TX_N<11>
PCIE_CPU1_P3_TX_N<13>
PCIE_CPU1_P3_TX_N<15>
1
2
3
4
5
6
7
8
9
10
1
2
3
4
5
6
7
8
9
10
e f g h a b c d e f g h
n.c n.c
n.c
n.c
n.c