Motorola DSP56012 - Manual (Page 18)

xviii Motorola
Table 3-5 Interrupt Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-17
Table 4-1 HI Registers after Reset—DSP CPU Side . . . . . . . . . . . . . . . .4-19
Table 4-2 HOREQ Pin Definition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-25
Table 4-3 HI Mode Bit Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-26
Table 4-4 HOREQ Pin Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-28
Table 4-5 HI Registers after Reset (Host Side) . . . . . . . . . . . . . . . . . . . . .4-34
Table 4-6 Port B Pin Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-36
Table 5-1 SHI Interrupt Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
Table 5-2 SHI Internal Interrupt Priorities . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
Table 5-3 SHI Noise Reduction Filter Mode . . . . . . . . . . . . . . . . . . . . . . . .5-12
Table 5-4 SHI Data Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-14
Table 5-5 HREQ Function In SHI Slave Modes . . . . . . . . . . . . . . . . . . . . .5-15
Table 5-6 HCSR Receive Interrupt Enable Bits . . . . . . . . . . . . . . . . . . . .5-17
Table 6-1 SAI Interrupt Vector Locations . . . . . . . . . . . . . . . . . . . . . . . . . . .6-9
Table 6-2 SAI Internal Interrupt Priorities . . . . . . . . . . . . . . . . . . . . . . . . . . .6-9
Table 6-3 Receiver Word Length Control . . . . . . . . . . . . . . . . . . . . . . . . . .6-11
Table 6-4 Transmitter Word Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-18
Table 7-1 GPIO Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-4
Table 8-1 DAX Interrupt Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-6
Table 8-2 DAX Interrupt Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-6
Table 8-3 Clock Source Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-9
Table 8-4 Preamble Bit Patterns . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-12
Table B-1 Interrupt Starting Addresses and Sources . . . . . . . . . . . . . . . . . B-5