Maxim Integrated MAX31782 - Manual (Page 95)

MaximIntegrated 11-1
MAX31782 User’s Guide
Revision 0; 8/11
SECTION 11: GENERAL-PURPOSE INPUT/OUTPUT (GPIO) PINS
11 .1 GPIO Port 1 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-4
11 .1 .1 GPIO Direction Register Port 1 (PD1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-4
11 .1 .2 GPIO Output Register Port 1 (PO1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-4
11 .1 .3 GPIO Input Register for Port 1 (PI1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-4
11 .2 GPIO Port 2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-5
11 .2 .1 GPIO Direction Register Port 2 (PD2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-5
11 .2 .2 GPIO Output Register Port 2 (PO2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-5
11 .2 .3 GPIO Input Register for Port 2 (PI2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-5
11 .3 GPIO Port 6 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-6
11 .3 .1 GPIO Direction Register Port 6 (PD6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-6
11 .3 .2 GPIO Output Register Port 6 (PO6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-6
11 .3 .3 GPIO Input Register for Port 6 (PI6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-7
11 .3 .4 GPIO Port 6 External Interrupt Edge Select Register (EIES6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-7
11 .3 .5 GPIO Port 6 External Interrupt Flag Register (EIF6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-7
11 .3 .6 GPIO Port 6 External Interrupt Enable Register (EIE6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-7
11 .4 GPIO Code Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-8
LIST OF TABLES
Table 11-1 . GPIO Pins and Multiplexed Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-3
Table 11-2 . GPIO Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-3
LIST OF FIGURES
Figure 11-1 . GPIO Pin Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-2
This section contains the following information: