beautypg.com

Section 5: interrupts, Section 5: interrupts -1 – Maxim Integrated MAX31782 User Manual

Page 36

background image

MaximIntegrated 5-1

MAX31782 User’s Guide

Revision 0; 8/11

SECTION 5: INTERRUPTS

5 .1 Servicing Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-2
5 .2 Module Interrupt Identification Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5

5 .2 .1 Peripheral Module 0 Interrupt Identification Register (MIIR0, M0[03h]) . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5
5 .2 .2 Peripheral Module 1 Interrupt Identification Register (MIIR1, M1[04h]) . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5
5 .2 .3 Peripheral Module 2 Interrupt Identification Register (MIIR2, M2[03h]) . . . . . . . . . . . . . . . . . . . . . . . . . . .5-6
5 .2 .4 Peripheral Module 3 Interrupt Identification Register (MIIR3, M3[10h]) . . . . . . . . . . . . . . . . . . . . . . . . . . .5-6
5 .2 .5 Peripheral Module 4 Interrupt Identification Register (MIIR4, M4[10h]) . . . . . . . . . . . . . . . . . . . . . . . . . . .5-6
5 .2 .6 Peripheral Module 5 Interrupt Identification Register (MIIR5, M5[18h]) . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7

5 .3 Interrupt System Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7

5 .3 .1 Synchronous vs . Asynchronous Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
5 .3 .2 Interrupt Prioritization by Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
5 .3 .3 Interrupt Exception Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8

LIST OF TABLES

Table 5-1 . Interrupt Sources and Control Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4

LIST OF FIGURES

Figure 5-1 . Interrupt Hierarchy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-3

This section contains the following information: