Texas Instruments TMS320C2XX - Manual (Page 22)

Tables
xxiii Contents
Tables
1–1 Typical Applications for TMS320 DSPs 1-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1–2 ’C2xx Generation Summary 1-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–1 Program and Data Memory on the TMS320C2xx Devices 2-7 . . . . . . . . . . . . . . . . . . . . . . . . . .
2–2 Serial Ports on the ’C2xx Devices 2-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–1 Product Shift Modes for the Product-Scaling Shifter 3-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2 Bit Fields of Status Registers ST0 and ST1 3-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1 Pins for Interfacing With External Memory and I/O Spaces 4-3 . . . . . . . . . . . . . . . . . . . . . . . . .
4–2 Data Page 0 Address Map 4-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–3 Global Data Memory Configurations 4-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–4 On-Chip Registers Mapped to I/O Space 4-24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–5 ’C203 Program-Memory Configuration Options 4-33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–6 ’C203 Data-Memory Configuration Options 4-34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–7 ’C204 Program-Memory Configuration Options 4-37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–8 ’C204 Data-Memory Configuration Options 4-37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–1 Program-Address Generation Summary 5-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–2 Address Loading to the Program Counter 5-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–3 Conditions for Conditional Calls and Returns 5-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–4 Groupings of Conditions 5-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–5 ’C2xx Interrupt Locations and Priorities 5-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–6 Reset Values of On-Chip Registers Mapped to Data Space 5-35 . . . . . . . . . . . . . . . . . . . . . . . .
5–7 Reset Values of On-Chip Registers Mapped to I/O Space 5-35 . . . . . . . . . . . . . . . . . . . . . . . . .
6–1 Indirect Addressing Operands 6-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–2 Effects of the ARU Code on the Current Auxiliary Register 6-13 . . . . . . . . . . . . . . . . . . . . . . . . .
6–3 Field Bits and Notation for Indirect Addressing 6-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–1 Accumulator, Arithmetic, and Logic Instructions 7-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–2 Auxiliary Register Instructions 7-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–3 TREG, PREG, and Multiply Instructions 7-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–4 Branch Instructions 7-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–5 Control Instructions 7-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–6 I/O and Memory Instructions 7-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–7 Product Shift Modes 7-37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–8 Product Shift Modes 7-167 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–1 Peripheral Register Locations and Reset Conditions 8-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–2 ’C2xx Input Clock Modes 8-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–3 ’C2xx Timer Run/Emulation Modes 8-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8–4 Setting the Number of Wait States With the ’C2xx WSGR Bits 8-16 . . . . . . . . . . . . . . . . . . . . .