beautypg.com

Figures – Texas Instruments TMS320C2XX User Manual

Page 19

background image

Figures

xx

Figures

1–1

TMS320 Family

1-3

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–1

Overall Block Diagram of the ’C2xx

2-2

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–2

Bus Structure Block Diagram

2-4

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–1

Block Diagram of the Input Scaling, Central Arithmetic Logic, and
Multiplication Sections of the CPU

3-2

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–2

Block Diagram of the Input Scaling Section

3-3

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–3

Operation of the Input Shifter for SXM = 0

3-4

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–4

Operation of the Input Shifter for SXM = 1

3-4

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–5

Block Diagram of the Multiplication Section

3-5

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–6

Block Diagram of the Central Arithmetic Logic Section

3-8

. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–7

Shifting and Storing the High Word of the Accumulator

3-11

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–8

Shifting and Storing the Low Word of the Accumulator

3-11

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–9

ARAU and Related Logic

3-12

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–10

Status Register ST0

3-15

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–11

Status Register ST1

3-15

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–1

Interface With External Program Memory

4-6

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–2

Pages of Data Memory

4-7

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–3

Interface With External Local Data Memory

4-10

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–4

GREG Register Set to Configure 8K for Global Data Memory

4-12

. . . . . . . . . . . . . . . . . . . . . .

4–5

Global and Local Data Memory for GREG = 11100000

4-12

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–6

Using 8000h–FFFFh for Local and Global External Memory

4-13

. . . . . . . . . . . . . . . . . . . . . . .

4–7

Simplified Block Diagram of Boot Loader Operation

4-14

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–8

Connecting the EPROM to the Processor

4-15

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–9

Storing the Program in the EPROM

4-17

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–10

Program Code Transferred From 8-Bit EPROM to 16-Bit RAM

4-19

. . . . . . . . . . . . . . . . . . . . .

4–11

Interrupt Vectors Transferred First During Boot Load

4-20

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–12

I/O Address Map for the ’C2xx

4-23

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–13

I/O Port Interface Circuitry

4-26

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–14

HOLD Deasserted Before Reset Deasserted

4-29

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–15

Reset Deasserted Before HOLD Deasserted

4-30

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–16

’C203 Address Map

4-32

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–17

’C204 Address Map

4-35

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5–1

Program-Address Generation Block Diagram

5-2

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5–2

A Push Operation

5-5

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5–3

A Pop Operation

5-6

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5–4

4-Level Pipeline Operation

5-7

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .