Altera Cyclone II DSP Development Board - Manual (Page 105)

Altera Corporation Reference Manual C–19
August 2006 Cyclone II DSP Development Board
PROTO_IO16 G1 U10 GND
PROTO_IO17 J3 U11 1.2V
PROTO_IO18 H1 U12 GND
PROTO_IO19 J1 U13 1.2V
PROTO_IO2 G6 U14 1.2V
PROTO_IO20 J2 U15 1.2V
PROTO_IO21 K1 U16 1.2V
PROTO_IO22 L2 U17 GND
PROTO_IO23 M3 U18 1.2V
PROTO_IO24 M2 U19 GND
PROTO_IO25 K3 U2 VGA_B7
PROTO_IO26 H3 U20 DAC_B_D2
PROTO_IO27 G2 U21 VGA_R5
PROTO_IO28 E2 U22 EVM_D15
PROTO_IO29 D2 U23 DIG_LSB_F
PROTO_IO3 F6 U24 EVM_D19
PROTO_IO30 L3 U25 DIG_LSB_B
PROTO_IO31 J7 U26 EVM_D21
PROTO_IO32 K5 U3 DAC_A_D4
PROTO_IO33 J4 U4 VGA_B6
PROTO_IO34 H4 U5 VGA_G3
PROTO_IO35 K4 U6 VGA_BLANKN
PROTO_IO36 L4 U7 DAC_A_D11
PROTO_IO37 J6 U8 GND
PROTO_IO38 K6 U9 1.2V
PROTO_IO39 K8 V1 DIG_LSB_D
PROTO_IO4 L6 V10 1.2V
PROTO_IO40 C3 V11 GND
PROTO_IO5 L7 V12 1.8V
PROTO_IO6 K7 V13 GND
PROTO_IO7 J8 V14 GND
PROTO_IO8 G5 V15 1.8V
Table C–1. Cyclone II EP2C70F672-C6ES FPGA Pin-Outs (Part 19 of 22) Note (1)
Alphabetical by Signal Name Alphabetical by Pin Number
Schematic Signal Name Pin Number Pin Number Schematic Signal Name