Freescale Semiconductor MC68HC08KH12 - Manual (Page 87)

MC68HC(7)08KH12 — Rev. 1.1 Advance Information
Freescale Semiconductor 87
Advance Information — MC68HC(7)08KH12
Section 8. Clock Generator Module (CGM)
8.1 Contents
8.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
8.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
8.4.1 Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
8.4.2 Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . . . 91
8.4.3 PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
8.4.4 Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . . . 93
8.4.5 Manual and Automatic PLL Bandwidth Modes . . . . . . . . . . 93
8.4.6 Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
8.4.7 Special Programming Exceptions . . . . . . . . . . . . . . . . . . . . 95
8.4.8 Base Clock Selector Circuit. . . . . . . . . . . . . . . . . . . . . . . . . 96
8.4.9 CGM External Connections. . . . . . . . . . . . . . . . . . . . . . . . . 96
8.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
8.5.1 Crystal Amplifier Input Pin (OSC1) . . . . . . . . . . . . . . . . . . . 98
8.5.2 Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . . . 98
8.5.3 External Filter Capacitor Pin (CGMXFC). . . . . . . . . . . . . . . 98
8.5.4 PLL Analog Power Pin (V
DDA
) . . . . . . . . . . . . . . . . . . . . . . 98
8.5.5 PLL Analog Ground Pin (V
SSA
) . . . . . . . . . . . . . . . . . . . . . . 98
8.5.6 Buffered Crystal Clock Output (CGMVOUT) . . . . . . . . . . . . 99
8.5.7 CGMVSEL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
8.5.8 Oscillator Enable Signal (SIMOSCEN) . . . . . . . . . . . . . . . . 99
8.5.9 Crystal Output Frequency Signal (CGMXCLK) . . . . . . . . . . 99
8.5.10 CGM Base Clock Output (CGMOUT) . . . . . . . . . . . . . . . . . 99
8.5.11 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . . . 99
8.6 CGM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
8.6.1 PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . 102
8.6.2 PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . 104
8.6.3 PLL Multiplier Select Registers (PMSH:PMSL). . . . . . . . . 105