Texas Instruments MSP430x4xx User Manual
Page 7

Contents
vii
Contents
1
Introduction
1.1
Architecture
1.2
Flexible Clock System
1.3
Embedded Emulation
1.4
Address Space
1.4.1
Flash/ROM
1.4.2
RAM
1.4.3
Peripheral Modules
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4.4
Special Function Registers (SFRs)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4.5
Memory Organization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
System Resets, Interrupts, and Operating Modes
2.1
System Reset and Initialization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.1
Brownout Reset (BOR)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.2
Device Initial Conditions After System Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2
Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.1
(Non)-Maskable Interrupts (NMI)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.2
Maskable Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.3
Interrupt Processing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.4
Interrupt Vectors
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.5
Special Function Registers (SFRs)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3
Operating Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.1
Entering and Exiting Low-Power Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4
Principles for Low-Power Applications
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5
Connection of Unused Pins
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
RISC 16-Bit CPU
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1
CPU Introduction
3.2
CPU Registers
3.2.1
Program Counter (PC)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.2
Stack Pointer (SP)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.3
Status Register (SR)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.4
Constant Generator Registers CG1 and CG2
. . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.5
General−Purpose Registers R4 - R15
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3
Addressing Modes
3.3.1
Register Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.2
Indexed Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.3
Symbolic Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.4
Absolute Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .