Altera Stratix V Advanced Systems Development Board - Manual (Page 62)

2–52 Chapter 2: Board Components
Memory
Stratix V Advanced Systems Development Board January 2014 Altera Corporation
Reference Manual
D7 DQ24 1.5-V SSTL Class I AK26 P20 Data bus
C3 DQ25 1.5-V SSTL Class I AH24 L20 Data bus
C8 DQ26 1.5-V SSTL Class I AK24 K19 Data bus
C2 DQ27 1.5-V SSTL Class I AH25 U18 Data bus
A7 DQ28 1.5-V SSTL Class I AL26 N20 Data bus
A2 DQ29 1.5-V SSTL Class I AH28 W18 Data bus
B8 DQ30 1.5-V SSTL Class I AJ24 M20 Data bus
A3 DQ31 1.5-V SSTL Class I AJ27 V18 Data bus
E3 DQ32 1.5-V SSTL Class I AV29 K13 Data bus
F7 DQ33 1.5-V SSTL Class I AM28 G14 Data bus
F2 DQ34 1.5-V SSTL Class I AV28 J13 Data bus
F8 DQ35 1.5-V SSTL Class I AL27 H14 Data bus
H3 DQ36 1.5-V SSTL Class I AU29 F13 Data bus
H8 DQ37 1.5-V SSTL Class I AK27 K16 Data bus
G2 DQ38 1.5-V SSTL Class I AU28 G13 Data bus
H7 DQ39 1.5-V SSTL Class I AL28 J16 Data bus
D7 DQ40 1.5-V SSTL Class I AW32 P16 Data bus
C3 DQ41 1.5-V SSTL Class I AU30 N16 Data bus
C8 DQ42 1.5-V SSTL Class I AV32 R16 Data bus
C2 DQ43 1.5-V SSTL Class I AP28 J15 Data bus
A7 DQ44 1.5-V SSTL Class I AM29 T16 Data bus
A2 DQ45 1.5-V SSTL Class I AN28 L14 Data bus
B8 DQ46 1.5-V SSTL Class I AU31 T17 Data bus
A3 DQ47 1.5-V SSTL Class I AV31 M14 Data bus
E3 DQ48 1.5-V SSTL Class I AN25 P15 Data bus
F7 DQ49 1.5-V SSTL Class I AU27 W17 Data bus
F2 DQ50 1.5-V SSTL Class I AM26 T15 Data bus
F8 DQ51 1.5-V SSTL Class I AW26 V16 Data bus
H3 DQ52 1.5-V SSTL Class I AV26 W14 Data bus
H8 DQ53 1.5-V SSTL Class I AM25 V13 Data bus
G2 DQ54 1.5-V SSTL Class I AL25 V15 Data bus
H7 DQ55 1.5-V SSTL Class I AR26 Y17 Data bus
D7 DQ56 1.5-V SSTL Class I AW27 C15 Data bus
C3 DQ57 1.5-V SSTL Class I BD29 A13 Data bus
C8 DQ58 1.5-V SSTL Class I AY27 D14 Data bus
C2 DQ59 1.5-V SSTL Class I AY28 B14 Data bus
A7 DQ60 1.5-V SSTL Class I BA27 F14 Data bus
A2 DQ61 1.5-V SSTL Class I AW29 B13 Data bus
B8 DQ62 1.5-V SSTL Class I BB27 E14 Data bus
Table 2–24. FPGA2 DDR3 Devices Pin Assignments, Schematic Signal Names, and Functions (Part 5 of 6)
Board
Reference
Schematic
Signal Name
I/O Standard Stratix V GX FPGA2 Device Pin Number Description