Altera Stratix V Advanced Systems Development Board - Manual (Page 59)

Chapter 2: Board Components 2–49
Memory
January 2014 Altera Corporation Stratix V Advanced Systems Development Board
Reference Manual
J7 CLK_P
Differential 1.5-V
SSTL Class I
AV22 J27 Differential output clock
L2 CSN 1.5-V SSTL Class I AR22 E29 Chip select
E7 DM0 1.5-V SSTL Class I BD23 P27 Data write mask
D3 DM1 1.5-V SSTL Class I AM20 E24 Data write mask
E7 DM2 1.5-V SSTL Class I AV25 K24 Data write mask
D3 DM3 1.5-V SSTL Class I AL21 F25 Data write mask
E3 DQ0 1.5-V SSTL Class I AT24 L26 Data bus
F7 DQ1 1.5-V SSTL Class I AU23 M27 Data bus
F2 DQ2 1.5-V SSTL Class I AV23 N26 Data bus
F8 DQ3 1.5-V SSTL Class I BB23 M28 Data bus
H3 DQ4 1.5-V SSTL Class I BB24 N28 Data bus
H8 DQ5 1.5-V SSTL Class I AY24 P29 Data bus
G2 DQ6 1.5-V SSTL Class I BC23 R27 Data bus
H7 DQ7 1.5-V SSTL Class I AW23 P28 Data bus
D7 DQ8 1.5-V SSTL Class I AJ20 B23 Data bus
C3 DQ9 1.5-V SSTL Class I AJ21 D24 Data bus
C8 DQ10 1.5-V SSTL Class I AG19 A23 Data bus
C2 DQ11 1.5-V SSTL Class I AN22 E23 Data bus
A7 DQ12 1.5-V SSTL Class I AJ19 B25 Data bus
A2 DQ13 1.5-V SSTL Class I AM22 F23 Data bus
B8 DQ14 1.5-V SSTL Class I AG20 A25 Data bus
A3 DQ15 1.5-V SSTL Class I AL20 D23 Data bus
E3 DQ16 1.5-V SSTL Class I AR25 M23 Data bus
F7 DQ17 1.5-V SSTL Class I AW24 N23 Data bus
F2 DQ18 1.5-V SSTL Class I AU24 L24 Data bus
F8 DQ19 1.5-V SSTL Class I AU25 L23 Data bus
H3 DQ20 1.5-V SSTL Class I BC26 T24 Data bus
H8 DQ21 1.5-V SSTL Class I AY25 U24 Data bus
G2 DQ22 1.5-V SSTL Class I BA24 T23 Data bus
H7 DQ23 1.5-V SSTL Class I BD26 U23 Data bus
D7 DQ24 1.5-V SSTL Class I AL24 J25 Data bus
C3 DQ25 1.5-V SSTL Class I AK23 F24 Data bus
C8 DQ26 1.5-V SSTL Class I AN23 H24 Data bus
C2 DQ27 1.5-V SSTL Class I AK21 D26 Data bus
A7 DQ28 1.5-V SSTL Class I AL23 J24 Data bus
A2 DQ29 1.5-V SSTL Class I AJ22 E26 Data bus
B8 DQ30 1.5-V SSTL Class I AM23 H23 Data bus
A3 DQ31 1.5-V SSTL Class I AJ23 G25 Data bus
Table 2–24. FPGA2 DDR3 Devices Pin Assignments, Schematic Signal Names, and Functions (Part 2 of 6)
Board
Reference
Schematic
Signal Name
I/O Standard Stratix V GX FPGA2 Device Pin Number Description