Zilog Z8F0130 - Manual (Page 6)

eZ8
™
CPU Core
User Manual
UM012820-0810 Table of Contents
vi
Register File Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Register File Precautions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Stacks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Register Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Register Addressing Using 12-Bit Addresses . . . . . . . . . . . . . 28
Register Addressing Using 8-Bit Addresses . . . . . . . . . . . . . . 29
Register Addressing Using 4-Bit Addresses . . . . . . . . . . . . . . 29
Escaped Mode Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Indirect Register Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Indexed Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Direct Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Relative Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Immediate Data Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Interrupt Enable and Disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Interrupt Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Vectored Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Nesting of Vectored Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Polled Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Software Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Illegal Instruction Traps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Symbolic Operation of an Illegal Instruction Trap . . . . . . . . . . . . . 45
Linear Programs That Do Not Employ The Stack . . . . . . . . . . 46
eZ8 ™ CPU Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . 47
Assembly Language Source Program Example . . . . . . . . . . . . . . 48
Assembly Language Syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
eZ8 CPU Instruction Notation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50