Altera 100G Development Kit, Stratix V GX Edition - Manual (Page 62)

2–54 Chapter 2: Board Components
Components and Interfaces
100G Development Kit, Stratix V GX Edition August 2012 Altera Corporation
Reference Manual
N7 DDR3F_A12 1.5-V SSTL B39 Address bus
T3 DDR3F_A13 1.5-V SSTL T36 Address bus
M2 DDR3F_BA0 1.5-V SSTL U36 Bank address bus
N8 DDR3F_BA1 1.5-V SSTL B38 Bank address bus
M3 DDR3F_BA2 1.5-V SSTL E36 Bank address bus
K3 DDR3F_CASN 1.5-V SSTL W35 Column address select
K7 DDR3F_CK_N 1.5-V SSTL H37 Clock input N
J7 DDR3F_CK_P 1.5-V SSTL J37 Clock input P
K9 DDR3F_CKE 1.5-V SSTL P36 Clock enable
L2 DDR3F_CSN 1.5-V SSTL A38 Chip select
E3 DDR3F_DQ0 1.5-V SSTL C33 Data bus
F7 DDR3F_DQ1 1.5-V SSTL A34 Data bus
F2 DDR3F_DQ2 1.5-V SSTL D33 Data bus
F8 DDR3F_DQ3 1.5-V SSTL B32 Data bus
H3 DDR3F_DQ4 1.5-V SSTL D35 Data bus
H8 DDR3F_DQ5 1.5-V SSTL B35 Data bus
G2 DDR3F_DQ6 1.5-V SSTL A35 Data bus
H7 DDR3F_DQ7 1.5-V SSTL C36 Data bus
D7 DDR3F_DQ8 1.5-V SSTL V34 Data bus
C3 DDR3F_DQ9 1.5-V SSTL V33 Data bus
C8 DDR3F_DQ10 1.5-V SSTL U32 Data bus
C2 DDR3F_DQ11 1.5-V SSTL U33 Data bus
A7 DDR3F_DQ12 1.5-V SSTL M31 Data bus
A2 DDR3F_DQ13 1.5-V SSTL N32 Data bus
B8 DDR3F_DQ14 1.5-V SSTL P32 Data bus
A3 DDR3F_DQ15 1.5-V SSTL M33 Data bus
E3 DDR3F_DQ16 1.5-V SSTL H33 Data bus
F7 DDR3F_DQ17 1.5-V SSTL E35 Data bus
F2 DDR3F_DQ18 1.5-V SSTL F34 Data bus
F8 DDR3F_DQ19 1.5-V SSTL G34 Data bus
H3 DDR3F_DQ20 1.5-V SSTL J33 Data bus
H8 DDR3F_DQ21 1.5-V SSTL F35 Data bus
G2 DDR3F_DQ22 1.5-V SSTL H34 Data bus
H7 DDR3F_DQ23 1.5-V SSTL J31 Data bus
D7 DDR3F_DQ24 1.5-V SSTL V35 Data bus
C3 DDR3F_DQ25 1.5-V SSTL W34 Data bus
C8 DDR3F_DQ26 1.5-V SSTL T34 Data bus
C2 DDR3F_DQ27 1.5-V SSTL R34 Data bus
A7 DDR3F_DQ28 1.5-V SSTL K32 Data bus
Table 2–35. DDR3 Interface Pin Assignments, Schematic Signal Names, and Functions (Part 10 of 11)
Board
Reference
Schematic Signal
Name
I/O Standard
Stratix V GX
Device Pin Number
Description