Xilinx ML310 User Manual
Page 67
ML310 User Guide
67
UG068 (v1.01) August 25, 2004
1-800-255-7778
High-Speed I/O
R
D4
G25
IO_L02N_7
PM_IO_85
2.5V
D5
A8
IO_L44N_1
PM_IO_3V_21
3V
D6
B8
IO_L44P_1
PM_IO_3V_20
3V
D7
D7
IO_L08P_1
PM_IO_3V_8
3V
D8
F9
IO_L07P_1
PM_IO_3V_6
3V
D9
E8
IO_L03P_1
PM_IO_3V_2
3V
D10
D8
IO_L38P_1
PM_IO_3V_14
3V
D11
D17
IO_L67P_0
PM_IO_78
2.5V
D12
E17
IO_L67N_0
PM_IO_79
2.5V
D13
A27
TXNPAD4
TXNPAD4_A27
D14
A26
TXPPAD4
TXPPAD4_A26
D15
A14
TXNPAD7
TXNPAD7_A14
D16
A13
TXPPAD7
TXPPAD7_A13
D17
AK4
RXNPAD16
RXNPAD16_AK4
D18
AK5
RXPPAD16
RXPPAD16_AK5
D19
AK17
RXNPAD19
RXNPAD19_AK17
D20
AK18
RXPPAD19
RXPPAD19_AK18
F1
J24
IO_L05P_7
PM_IO_88
2.5V
F2
J23
IO_L05N_7
PM_IO_89
2.5V
F3
H10
IO_L09P_1
PM_IO_3V_10
3V
F4
H9
IO_L06P_1
PM_IO_3V_4
3V
F5
C8
IO_L38N_1
PM_IO_3V_15
3V
F6
F7
IO_L02P_1
PM_IO_3V_0
3V
F7
G12
IO_L45N_1
PM_IO_3V_23
3V
F8
G10
IO_L09N_1
PM_IO_3V_11
3V
F9
B16
GCLK6S
PM_CLK_TOP
2.5V
F10
NC
NC
NC
NC
F11
F15/AH15
GCLK3P/1S
LVDS_CLKEXT_N
2.5V
F12
G15/AJ15
GCLK2S/0P
LVDS_CLKEXT_P
2.5V
F13
A20
TXNPAD6
TXNPAD6_A20
F14
A19
TXPPAD6
TXPPAD6_A19
F15
A7
TXNPAD9
TXNPAD9_A7
F16
A6
TXPPAD9
TXPPAD9_A6
Table 2-31:
PM1 Pinout (Continued)
PM1 Pin
FPGA Pin
Pin Description
ML310 Schematic Net
FPGA Bank
V
CCO