AMETEK XDL Series II - Manual (Page 69)

68
Scrutation parallèle GPIB
Cet instrument fournit des capacités de scrutation parallèle complètes. Le Parallel Poll Enable
Register (registre d'activation de scrutation parallèle) est réglé pour spécifier les bits du Status
Byte Register (registre d'octets d'état) qui doivent être utilisés pour constituer le message local
ist .
Le Parallel Poll Enable Register est réglé par la commande *PRE puis lu par la commande
*PRE?. La valeur du Parallel Poll Enable Register est liée en montage ET avec le Status Byte
Register; si le résultat est zéro, la valeur de
ist est 0, sinon la valeur de ist est 1.
Il faut également configurer l'instrument afin que la valeur de ist puisse retourner au contrôleur
lors d'une opération de scrutation parallèle. L'instrument est configuré par le contrôleur qui
transmet une commande Parallel Poll Configure (PPC) (configuration scrutation parallèle) suivie
d'une commande Parallel Poll Enable (PPE) (activation scrutation parallèle). Les bits de la
commande PPE sont indiqués ci-dessous:
bit 7 = X sans effet
bit 6 = 1
bit 5 = 1 activation scrutation parallèle
bit 4 = 0
bit 3 = Détection détection du bit de réponse; 0 = bas, 1 = haut
bit 2 = ?
bit 1 = ? position de bit de la réponse
bit 0 = ?
Exemple. Pour retourner le bit RQS (bit 6 du Status Byte Register) au niveau 1 à l'état vrai et au niveau
0 à l'état faux à la position de bit 1 en réponse à une scrutation parallèle, transmettre les
commandes suivantes :
*PRE 64 , puis PPC suivi de 69H (PPE)
La réponse de scrutation parallèle de l’instrument sera alors 00H si RQS est 0 et 01H si RQS
est 1.
Pendant la réponse de scrutation parallèle, les lignes d'interface DIO sont terminées de manière
résistive (terminaison passive). Ceci permet à plusieurs dispositifs de partager la même position
de bit de réponse en configuration de câblage en ET ou OU, se reporter à IEEE 488.1 pour plus
d'informations.
Rapport d'état
Cette section décrit le modèle d'état complet de l'instrument. Noter que certains registres sont
spécifiques à la section GPIB de l'instrument et que leur utilisation est donc restreinte dans un
environnement RS232.
Registres d'état d'événement standard et d'activation d'état d'événement standard
Ces deux registres sont mis en oeuvre comme exigé par la norme IEEE 488.2.
Tous les bits définis dans le Standard Event Status Register qui correspondent aux bits
positionnés dans le Standard Event Status Enable Register entraîneront le positionnement du bit
ESB dans le Status Byte Register.
Le Standard Event Status Register est lu, puis vidé par la commande *ESR?. Le Standard Event
Status Enable Register est réglé par la commande *ESE et lu par la commande *ESE?.
Bit 7 - Mise sous tension. Réglé la première fois qu'on applique l'alimentation à l'instrument.
Bit 6 - Non utilisé.
Bit 5 - Erreur de commande. Réglé lorsqu'une erreur de type syntaxique est détectée dans une
commande provenant du bus. L'analyseur syntaxique est réinitialisé et l'analyse continue
à l'octet suivant du flux d'entrée.