AMETEK XDL Series II User Manual
Page 175
174
117
Se ha solicitado una recuperación de datos de configuración, pero la
memoria especificada contiene datos corruptos. Esto indica un fallo de
hardware o una corrupción de datos temporal que puede ser corregida
volviendo a almacenar los datos en la memoria.
120
El valor numérico enviado con el comando fue o demasiado grande o
demasiado pequeño. Incluye números negativos cuando sólo se aceptan
números positivos.
123
Se han intentado almacenar o recuperar datos en un número de memoria
no válido.
124
Se ha solicitado un cambio de rango, pero la configuración actual de la PSU
no lo acepta. Consulte la sección «Funcionamiento manual» para más
detalles.
200
Solo lectura: Se ha intentado modificar la configuración del instrumento
desde una interfaz que no goza de privilegios de escritura. Consulte la
sección «Bloqueo de la interfaz».
Bit 3 -
Verify Timeout Error (tiempo para verificación agotado). Se configura cuando un
parámetro se fija especificando “verificar” y no se alcanza el valor en 5 segundos. Por
ejemplo, cuando el voltaje de salida se ralentiza por un condensador grande en la salida.
Bit 2 - Query Error (error de consulta). Se habilita cuando se produce un error de consulta. En
el Query Error Register aparecerá el número de error correspondiente, según se
enumera a continuación:
1. Error de interrupción
2. Error de bloqueo permanente
3. Error de falta de terminación
Bit 1 - No se usa.
Bit 0 - Operation Complete (operación completada). Se habilita como respuesta al comando
*OPC.
Estado de eventos de límite y registros activación de estado de eventos de límite
Como añadido a la norma IEEE 488.2 se incorporan dos pares de registros. Cada par está formado por
un Limit Event Status Register y su correspondiente Limit Event Status Enable Register. El Limit Event
Status Register 1 (LSR1) y el Limit Event Status Enable Register 1 (LSE1) se aplican a la salida 1. El
Limit Event Status Register 2 (LSR2) y el Limit Event Status Enable Register 2 (LSE2) se aplican a la
salida 2 y a la salida auxiliar. Su finalidad es informar al controlador de la entrada en, o la salida de, las
condiciones de límite de voltaje o corriente mediante el almacenamiento de un histórico de ocurrencias
de desconexiones de seguridad desde la última lectura.
Todo bit activado en un Limit Event Status Register que se corresponda con un bit activado en el Limit
Event Status Enable Register provocará la activación del bit LIM1 o LIM2 en el Status Byte Register.
Los registros Limit Event Status 1 y 2 se leen y borran mediante los comandos LSR1? y LSR2?
respectivamente. Los registros Limit Event Status Enable 1 y 2 se fijan mediante los comandos
LSE1
Limit Event Status Register 1
Bit 7 -
No se usa
Bit 6 - No se usa
Bit 5 - Se habilita cuando se produce una desconexión de seguridad por un problema en la
detección remota de la salida 1
Bit 4 - Se habilita cuando se produce una desconexión de seguridad por temperatura en la
salida 1
Bit 3 - Se habilita cuando se produce una desconexión por sobrecorriente en la salida 1
Bit 2 - Se habilita cuando se produce una desconexión por sobretensión en la salida 1