AMETEK XDL Series II - Manual (Page 141)

140
Enable Register comportano l’impostazione del bit RQS/MSS nello Status Byte Register,
generando così una Service Request sul bus.
Lo Status Byte Register viene letto dal comando *STB?, che restituisce MSS in bit 6, o da un
Serial Poll (interrogazione ciclica in serie), che restituisce RQS in bit 6. Il Service Request Enable
Register viene impostato dal commando * SRE e letto dal comando *SRE?.
Bit 7 - Non usato.
Bit 6 - RQS / MSS. Questo bit, definito dalla norma IEEE 488.2, contiene sia il messaggio
Requesting Service (richiesta servizio) che il messaggio Master Status Summary
(sommario stati principali). RQS viene restituito in risposta a una Serial Poll ed MSS in
risposta al comando *STB?
Bit 5 - ESB. Event Status Bit (bit di stato evento). Si imposta se uno dei bit impostati nello
Standard Event Status Register corrisponde a un bit impostato nello Standard Event
Status Enable Register.
Bit 4 - MAV. Message Available Bit (bit messaggio disponibile). Si imposta quando lo strumento
ha un messaggio di risposta formattato e pronto da inviare al controller. Il bit viene
eliminato dopo l’invio del Response Message Terminator (carattere finale messaggio di
risposta).
Bit 3 - Non usato.
Bit 2 - Non usato.
Bit 1 - LIM2. Viene impostato se è impostato uno dei bit nel Limit Event Status Register 2 e i bit
corrispondenti sono impostati nel Limit Event Status Enable Register 2.
Bit 0 - LIM1. Viene impostato se è impostato uno dei bit nel Limit Event Status Register 1 e i bit
corrispondenti sono impostati nel Limit Event Status Enable Register 1.
Modello di stato
(Per i modelli a uscita singola, ignorare LSR2, LSE2 e LIM2)