Comandos de sistema y estado – AMETEK XDL Series II User Manual
Page 182

181
IFUNLOCK
Libera el bloqueo, si es posible. Este comando retorna el valor 0 en caso de
resultar exitoso.
De lo contrario se retorna -1, se coloca el valor 200 en el Execution Register
y el bit 4 del Event Status Register se activa para indicar que no se dispone
de autoridad para liberar el bloqueo.
LSR
Consulta y borra el Limit Status Register
– La respuesta es
LSE
Fija el valor del Limit Event Status Enable Register
LSE
Retorna el valor del Limit Event Status Enable Register
– La respuesta es
SAV
Guarda la configuración actual de la salida
configuración indicada por
salidas principales o entre 0 y 9 para las salidas AUX en los modelos TP.
Para la salida AUX
Si el instrumento está funcionando en modo de enlace, toda la
configuración del instrumento (salvo la salida auxiliar) se almacenará en la
memoria para modo de enlace especificada por
de
disponibles cuando el aparato no se encuentra en modo de enlace.
RCL
Carga en la salida
siendo
para las salidas AUX en los modelos TP.
Para la salida AUX
Si el instrumento está funcionando en modo LINK, toda la configuración del
instrumento (salvo la salida auxiliar) se cargará de la memoria para modo
LINK especificada por
Comandos de sistema y estado
*RST
Reinicia el instrumento a los valores predeterminados de fábrica (consulte
la sección «Valores de fábrica por defecto») a excepción de todos los
ajustes de la interfaz remota.
EER?
Consulta y limpia el Execution Error Register. El formato de la respuesta es
QER?
Consulta y limpia el Query Error Register El formato de la respuesta es
*CLS
Limpia el estado. Limpia el Standard Event Status Register, el Query Error
Register y el Execution Error Register. De manera indirecta limpia el Status
Byte Register.
*ESE
Fija el valor
*ESE?
Retorna el valor del Standard Event Status Enable Register en el formato
numérico
*ESR?
Retorna el valor del Standard Event Status Register en el formato numérico
*IST?
Retorna el mensaje local ist tal como lo define la norma IEEE 488.2. La
sintaxis de la respuesta es 0
1
*OPC
Activa el bit de Operation Complete (bit 0) del Standard Event Status
Register.
Ello sucede tan pronto se ejecute el comando, debido a la naturaleza
secuencial de todas las operaciones.