Eurocom Armadillo 2 - Manual (Page 64)

Schematic Diagrams
B - 20 VGA Frame Buffer B
B.Schematic Diagrams
VGA Frame Buffer B
Sheet 19 of 42
VGA Frame Buffer
B
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
16mil
<500mil 16mil
<500mil
BA1
GF1XX
A4
BA2
A4
CMD3
A12
0..31 32..63
A1
BA1
A1
CMD4
A10
BA0
A12
BA0
CMD5
RAS#
WE#
A10
WE#
CMD6
ODT
A15
RAS#
CS0#
A15
CMD7
CKE
CAS#
ODT
CAS#
CMD8
A13
CKE
CS0#
CMD12
CMD13
CMD14
CMD15
CMD16
CMD17
CMD9
CMD10
CMD11
A8
A14
A13 CMD21
CMD22
CMD23
CMD24
CMD25
CMD26
CMD18
CMD19
CMD20
A14
SDDR3_BGA96
A6
RST
A8
CMD27
CMD28
CMD29
CMD30
RST
A11
A9
A6
A9
A5
A7
A11
A7
CMD0
A3
A2
A5
A2
CMD1
BA2
A0
A3
A0
CMD2
Frame Buffer Partition B
16mil
<500mil 16mil
<500mil
6-71-W8400-D04A
FBC_D0 FBC_D41
FBC_D2 FBC_D47 FBC_D19
FBC_D42
FBC_D43
FBC_D4 FBC_D46
FBC_D20 FBC_D44
FBCDQS_W P7 FBCDQM7
FBCDQS_RN7
FBCDQM5 FBCDQS_W P5
FBCDQS_RN5
FBCDQM3
FBCDQS_RN3 FBCDQS_W P3
FBC_D21 FBC_D6
FBC_D18
FBC_D3
FBC_D39
FBC_D32
FBC_D37
FBC_D38
FBC_D34
FBC_D35 FBC_D36
FBC_D33
FBC_D1
FBC_D22
FBC_D7 FBC_D23
FBC_D5
FBC_D49
FBC_D48
FBC_D54
FBC_D53
FBC_D50
FBC_D51
FBCDQM4 FBCDQS_W P4
FBCDQS_RN4
FBC_D16
FBCDQS_W P6 FBCDQM6
FBCDQS_RN6
FBC_D17
FBC_VREF0 FBC_VREF0 FBC_VREF1 FBC_VREF1
FBCDQS_RN1 FBCDQS_W P1 FBCDQM1
FBC_CMD18
FBC_ZQ2
FBC_CMD5
FBC_CMD11
FBC_CMD30
FBC_CMD20
FBC_CMD15
FBC_CMD7
FBC_CMD10
FBC_CMD15
FBC_CMD8
FBC_CMD23 FBC_CMD29
FBC_CMD24
FBC_CMD13
FBC_CMD20
FBC_CMD30
FBC_CMD11
FBC_CMD24
FBC_CMD29
FBC_CMD23
FBC_CMD16
FBC_CMD6
FBC_CMD25
FBC_CMD22
FBC_CMD9 FBC_CMD8
FBC_CMD10
FBC_CMD7 FBC_CMD22
FBC_CMD25
FBC_CMD21
FBC_CMD28
FBC_CMD12
FBC_CMD6
FBC_CMD0 FBC_CMD13
FBC_CMD26
FBC_CMD12
FBC_CMD26 FBC_CMD27
FBC_CMD14 FBC_CMD4
FBC_CLK1
FBC_CMD28
FBC_CMD21
FBC_CMD9
FBC_CMD3
FBC_CLK0# FBC_CLK0
FBC_CLK1#
FBC_CMD19
FBC_CLK1#
FBC_CMD4
FBC_CMD14
FBC_CMD27
FBC_CLK1
FBC_CLK0#
FBC_CLK0
FBC_CMD11
FBC_CMD10
FBC_CMD7
FBC_CMD15
FBC_CMD20
FBC_CMD30
FBC_CMD13
FBC_CMD24
FBC_CMD29
FBC_CMD23
FBC_CMD8
FBC_CMD9
FBC_CMD22
FBC_CMD18
FBC_CMD25
FBC_CMD6
FBC_CMD16
FBC_CMD12
FBC_CMD28
FBC_CMD5
FBC_CMD21
FBC_CLK1
FBC_CMD4
FBC_CMD14
FBC_CMD27
FBC_CMD26
FBC_CMD19
FBC_CLK1#
FBC_ZQ3
FBCDQM[7:0]
FBC_D[63:0]
FBC_CMD[31:0]
FBCDQS_W P[7:0]
FBCDQS_RN[7:0]
FBC_CMD2
FBC_ZQ0
FBC_CMD5
FBC_CMD11
FBC_CMD30
FBC_CMD20
FBC_CMD15
FBC_CMD7
FBC_CMD10
FBC_CMD8
FBC_CMD23 FBC_CMD29
FBC_CMD24
FBC_CMD13
FBC_CMD0
FBC_CMD6
FBC_CMD25
FBC_CMD22
FBC_CMD9
FBC_CMD21
FBC_CMD28
FBC_CMD12
FBC_CMD26 FBC_CMD27
FBC_CMD14 FBC_CMD4
FBC_CLK0
FBC_CLK0# FBC_CMD3
FBC_CMD2
FBC_CMD5
FBC_ZQ1
FBC_D9 FBC_D12
FBC_D15
FBC_D8
FBC_D14
FBC_D13
FBC_D10
FBC_D11
FBCDQM2
FBCDQS_RN2 FBCDQS_W P2 FBCDQS_RN0 FBCDQS_W P0 FBCDQM0
FBC_D60
FBC_D59
FBC_D58
FBC_D57
FBC_D61
FBC_D63
FBC_D56 FBC_D62 FBC_D31
FBC_D30
FBC_D29
FBC_D28 FBC_D27
FBC_D24
FBC_D40
FBC_D45
FBC_D25
FBC_D26 FBC_D55
FBC_D52
FBVDDQ
FBVDDQ
FBVDDQ
FBVDDQ
FBVDDQ
FBVDDQ
FBVDDQ
FBVDDQ FBVDDQ
FBVDDQ
FBVDDQ
FBVDDQ 17,18,37
FBC_CLK0# 17 FBC_CLK0 17
FBC_CLK1# 17 FBC_CLK1 17
FBCDQM[7:0] 17
FBC_D[63:0] 17
FBC_CMD[31:0] 17
FBCDQS_W P[7:0] 17
FBCDQS_RN[7:0] 17
Title
Size Document Number Rev
Date: Sheet of
1.0
[19] VGA Frame Buffer C
A2
19 42 Friday, July 11, 2014
ᙔ!Ϻ!ႝ!တ!!DMFWP!DP/
SCHEMATIC1
Title
Size Document Number Rev
Date: Sheet of
1.0
[19] VGA Frame Buffer C
A2
19 42 Friday, July 11, 2014
ᙔ!Ϻ!ႝ!တ!!DMFWP!DP/
SCHEMATIC1
Title
Size Document Number Rev
Date: Sheet of
1.0
[19] VGA Frame Buffer C
A2
19 42 Friday, July 11, 2014
ᙔ!Ϻ!ႝ!တ!!DMFWP!DP/
SCHEMATIC1
R113
*243_1%_04
C487
*1u_6.3V_X5R_04
R208
*243_1%_04 C512
*0.01u_16V_X7R_04
C16
*1u_6.3V_X5R_04
U33
*K4W 2G1646E-BY11
RAS J3
CAS K3
WE L3
CS L2
A0 N3
A1 P7
A2 P3
A3 N2
A4 P8
A5 P2
A6 R8
A7 R2
A8 T8
A9 R3
A10 L7
A11 R7
BA0 M2
BA1 N8
NC4 L9
CKE K9
CK J7
CK K7
NC1 J1
NC2 J9
ODT K1
VDD B2
VDD D9
VDD G7
VDD K2
VDD K8
VDD N1
VDD N9
VDD R1
VDD R9
VDDQ A1
VDDQ C1
VDDQ C9
VDDQ D2
VDDQ E9
VDDQ F1
VSS M1
VSS M9
VSS P1
VSS P9
VSS T1
VSS T9
VSSQ B1
VSSQ B9
VSSQ D1
VSSQ D8
VREFDQ H1
VSS A9
VSS B3
VSS E1
VSS J2
VSS J8
VREFCA M8
A12 N7
A13 T3
NC3 L1
A14/NC6 T7
DQL0 E3
DQL1 F7
DQL2 F2
DQL3 F8
DQL4 H3
DQL5 H8
DQL6 G2
DQL7 H7
DMU D3
DQSU C7
DQSU B7
DQU0 D7
DQU1 C3
DQU2 C8
DQU3 C2
DQU4 A7
DQU5 A2
DQU6 B8
DQU7 A3
DML E7
DQSL F3
DQSL G3
VDDQ H2
VDDQ H9
VDDQ A8
VSSQ E2
VSSQ E8
VSSQ F9
VSSQ G1
VSSQ G9
VSS G8 BA2 M3
A15/NC5 M7
RESET T2
ZQ L8
C517
*0.1u_10V_X7R_04
C519
*1u_6.3V_X5R_04 C520
*0.1u_10V_X7R_04
C516
*1u_6.3V_X5R_04
C99
*1u_6.3V_X5R_04
R396
*1.1K_1%_04
U6
*K4W 2G1646E-BY11
RAS J3
CAS K3
WE L3
CS L2
A0 N3
A1 P7
A2 P3
A3 N2
A4 P8
A5 P2
A6 R8
A7 R2
A8 T8
A9 R3
A10 L7
A11 R7
BA0 M2
BA1 N8
NC4 L9
CKE K9
CK J7
CK K7
NC1 J1
NC2 J9
ODT K1
VDD B2
VDD D9
VDD G7
VDD K2
VDD K8
VDD N1
VDD N9
VDD R1
VDD R9
VDDQ A1
VDDQ C1
VDDQ C9
VDDQ D2
VDDQ E9
VDDQ F1
VSS M1
VSS M9
VSS P1
VSS P9
VSS T1
VSS T9
VSSQ B1
VSSQ B9
VSSQ D1
VSSQ D8
VREFDQ H1
VSS A9
VSS B3
VSS E1
VSS J2
VSS J8
VREFCA M8
A12 N7
A13 T3
NC3 L1
A14/NC6 T7
DQL0 E3
DQL1 F7
DQL2 F2
DQL3 F8
DQL4 H3
DQL5 H8
DQL6 G2
DQL7 H7
DMU D3
DQSU C7
DQSU B7
DQU0 D7
DQU1 C3
DQU2 C8
DQU3 C2
DQU4 A7
DQU5 A2
DQU6 B8
DQU7 A3
DML E7
DQSL F3
DQSL G3
VDDQ H2
VDDQ H9
VDDQ A8
VSSQ E2
VSSQ E8
VSSQ F9
VSSQ G1
VSSQ G9
VSS G8 BA2 M3
A15/NC5 M7
RESET T2
ZQ L8
C441
*1u_6.3V_X5R_04
C21
*0.1u_10V_X7R_04
R543
*1.1K_1%_04
C20
*0.1u_10V_X7R_04
C514
*1u_6.3V_X5R_04
C438
*1u_6.3V_X5R_04
C19
*1u_6.3V_X5R_04
C10
*1u_6.3V_X5R_04 C199
*0.1u_10V_X7R_04
C439
*0.1u_10V_X7R_04
U27
*K4W 2G1646E-BY11
RAS J3
CAS K3
WE L3
CS L2
A0 N3
A1 P7
A2 P3
A3 N2
A4 P8
A5 P2
A6 R8
A7 R2
A8 T8
A9 R3
A10 L7
A11 R7
BA0 M2
BA1 N8
NC4 L9
CKE K9
CK J7
CK K7
NC1 J1
NC2 J9
ODT K1
VDD B2
VDD D9
VDD G7
VDD K2
VDD K8
VDD N1
VDD N9
VDD R1
VDD R9
VDDQ A1
VDDQ C1
VDDQ C9
VDDQ D2
VDDQ E9
VDDQ F1
VSS M1
VSS M9
VSS P1
VSS P9
VSS T1
VSS T9
VSSQ B1
VSSQ B9
VSSQ D1
VSSQ D8
VREFDQ H1
VSS A9
VSS B3
VSS E1
VSS J2
VSS J8
VREFCA M8
A12 N7
A13 T3
NC3 L1
A14/NC6 T7
DQL0 E3
DQL1 F7
DQL2 F2
DQL3 F8
DQL4 H3
DQL5 H8
DQL6 G2
DQL7 H7
DMU D3
DQSU C7
DQSU B7
DQU0 D7
DQU1 C3
DQU2 C8
DQU3 C2
DQU4 A7
DQU5 A2
DQU6 B8
DQU7 A3
DML E7
DQSL F3
DQSL G3
VDDQ H2
VDDQ H9
VDDQ A8
VSSQ E2
VSSQ E8
VSSQ F9
VSSQ G1
VSSQ G9
VSS G8 BA2 M3
A15/NC5 M7
RESET T2
ZQ L8
C440
*1u_6.3V_X5R_04
C445
*1u_6.3V_X5R_04
C518
*1u_6.3V_X5R_04
C11
*1u_6.3V_X5R_04
C102
*1u_6.3V_X5R_04
C196
*0.1u_10V_X7R_04
C15
*0.1u_10V_X7R_04
C193
*1u_6.3V_X5R_04
C515
*1u_6.3V_X5R_04
U11
*K4W 2G1646E-BY11
RAS J3
CAS K3
WE L3
CS L2
A0 N3
A1 P7
A2 P3
A3 N2
A4 P8
A5 P2
A6 R8
A7 R2
A8 T8
A9 R3
A10 L7
A11 R7
BA0 M2
BA1 N8
NC4 L9
CKE K9
CK J7
CK K7
NC1 J1
NC2 J9
ODT K1
VDD B2
VDD D9
VDD G7
VDD K2
VDD K8
VDD N1
VDD N9
VDD R1
VDD R9
VDDQ A1
VDDQ C1
VDDQ C9
VDDQ D2
VDDQ E9
VDDQ F1
VSS M1
VSS M9
VSS P1
VSS P9
VSS T1
VSS T9
VSSQ B1
VSSQ B9
VSSQ D1
VSSQ D8
VREFDQ H1
VSS A9
VSS B3
VSS E1
VSS J2
VSS J8
VREFCA M8
A12 N7
A13 T3
NC3 L1
A14/NC6 T7
DQL0 E3
DQL1 F7
DQL2 F2
DQL3 F8
DQL4 H3
DQL5 H8
DQL6 G2
DQL7 H7
DMU D3
DQSU C7
DQSU B7
DQU0 D7
DQU1 C3
DQU2 C8
DQU3 C2
DQU4 A7
DQU5 A2
DQU6 B8
DQU7 A3
DML E7
DQSL F3
DQSL G3
VDDQ H2
VDDQ H9
VDDQ A8
VSSQ E2
VSSQ E8
VSSQ F9
VSSQ G1
VSSQ G9
VSS G8 BA2 M3
A15/NC5 M7
RESET T2
ZQ L8
C13
*0.1u_10V_X7R_04
C436
*1u_6.3V_X5R_04
R399
*243_1%_04
C101
*0.1u_10V_X7R_04
C443
*0.01u_16V_X7R_04
C200
*0.1u_10V_X7R_04
C63
*1u_6.3V_X5R_04
C442
*1u_6.3V_X5R_04
C98
*0.1u_10V_X7R_04
C435
*0.1u_10V_X7R_04
R488
*243_1%_04
R33
*160_1%_04
C17
*1u_6.3V_X5R_04
C100
*1u_6.3V_X5R_04
C194
*0.1u_10V_X7R_04
R397
*1.1K_1%_04
C444
*1u_6.3V_X5R_04
C12
*1u_6.3V_X5R_04
C18
*1u_6.3V_X5R_04
C195
*0.1u_10V_X7R_04
C513
*0.1u_10V_X7R_04
C198
*1u_6.3V_X5R_04
R212
*160_1%_04
C22
*1u_6.3V_X5R_04
C14
*1u_6.3V_X5R_04
C23
*0.1u_10V_X7R_04
C437
*1u_6.3V_X5R_04
C446
*1u_6.3V_X5R_04
R544
*1.1K_1%_04
C197
*0.1u_10V_X7R_04