Measurement Computing CIO-PDMAxx - Manual (Page 3)

21 6.0 SPECIFICATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
20 5.2.12 FIFO Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
20 5.2.11 REP mode ARM register . . . . . . . . . . . . . . . . . . . . . . . . .
18 5.2.10 REP String Control Register . . . . . . . . . . . . . . . . . . . . . . .
18 5.2.9 FIFO Clear Start Address Register . . . . . . . . . . . . . . . . . . .
17 5.2.8 Interrupt Status Register . . . . . . . . . . . . . . . . . . . . . . . . . .
17 5.2.7 Interrupt Level Register . . . . . . . . . . . . . . . . . . . . . . . . . .
17 5.2.6 DMA Level Select Register . . . . . . . . . . . . . . . . . . . . . . . .
16 5.2.5 Counter Control Register . . . . . . . . . . . . . . . . . . . . . . . . . .
15 5.2.4 Counter Load & Read Registers Base Address + 4, 5, 6, & 7 .
15 5.2.3 Interrupt Control Register . . . . . . . . . . . . . . . . . . . . . . . . .
14 5.2.2 DMA Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13 5.2.1 PORTS A & B Base Address + 0 and Base Address + 1 . . . .
13 5.2 CIO-PDMA32 REGISTER MAP . . . . . . . . . . . . . . . . . . . . . . . . .
11 5.1.5 COUNTER CONTROL REGISTER . . . . . . . . . . . . . . . . . . .
11 5.1.4 8254 COUNTER LOAD & READ REGISTERS . . . . . . . . . .
10 5.1.3 INTERRUPT CONTROL REGISTER . . . . . . . . . . . . . . . . .
9 5.1.2 DMA CONTROL REGISTER . . . . . . . . . . . . . . . . . . . . . . . .
8 5.1.1 DIGITAL I/O REGISTERS - PORTS A & B . . . . . . . . . . . . . .
8 5.1 CIO-PDMA16 REGISTER MAP . . . . . . . . . . . . . . . . . . . . . . . . . . .
8 5.0 REGISTER MAPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6 4.4 TERMINATING DIGITAL LINES . . . . . . . . . . . . . . . . . . . . . . . . .
6 4.3 DIGITAL OUTPUTS & INPUTS . . . . . . . . . . . . . . . . . . . . . . . . . .
6 4.2 SIGNAL FUNCTIONAL DESCRIPTIONS . . . . . . . . . . . . . . . . . . .
5 4.1 SIGNAL CONNECTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5 4.0 CABLING TO THE CIO-PDMA## . . . . . . . . . . . . . . . . . . . .
4 3.4 INSTALLING THE CIO-PDMA BOARD . . . . . . . . . . . . . . . . . . . .
4 3.3 WAIT STATE JUMPER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 3.2 INTERRUPT & DMA LEVEL SELECT . . . . . . . . . . . . . . . . . . . . .
2 3.1 SETTING THE BASE ADDRESS SWITCHES . . . . . . . . . . . . . . . .
2 3.0 HARDWARE INSTALLATION . . . . . . . . . . . . . . . . . . . . . . .
2 2.0 SOFTWARE INSTALLATION . . . . . . . . . . . . . . . . . . . . . . .
1
Table of Contents
1.0 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .