Commandes système et commandes d’état, Ese Page 79
Page 79

IFLOCK?
Demande le statut du verrou d’interface. La valeur de retour est 1 si le verrou
est détenu par l’instance interfacée faisant la requête ; 0 s’il n’y a pas de verrou
actif ou –1 si le verrou est indisponible soit parce qu’il est déjà utilisé, soit parce
que l’utilisateur a désactivé cette interface depuis la prise de contrôle à l’aide de
l’interface web.
IFUNLOCK
Débloque le verrou si possible. Cette commande renvoie la valeur 0 en cas de
succès. En cas d’échec de cette commande, –1 est renvoyé, 200 est indiqué
dans le Registre d’exécution, et bit 4 du Event Status Register est défini en
indiquant qu’il n’y a pas d’autorité de débloquer le verrou.
LSR
interroge et efface LSR
− la réponse est
Voir la section Reporting de statut pour plus de détails.
LSE
règle la valeur de LSE1, registre d’activation d’état limite
LSE
renvoie la valeur de LSE1, registre d’activation d’état limite
– réponse :
SAV
Sauvegarde de la configuration actuelle du générateur
configuration numéro
RCL
rappel d’une configuration du générateur
configuration numéro
RATIO
Définit le ratio de la sortie 2 (esclave) sur la sortie 1 (maître) en mode de suivi
sur
RATIO?
Demande le ratio de la sortie 2 (esclave) sur la sortie 1 (maître) en mode de
suivi. La réponse est
Commandes système et commandes d’état
*CLS
Clear Status. Efface la structure de statut. Ceci vide indirectement le Status Byte
Register.
EER?
Interroge et vide Execution Error Register. Format de la réponse: nr1
*ESE
Réglage du Standard Event Status Enable Register à la valeur de
*ESE?
Renvoi de la valeur dans le Standard Event Status Enable Register sous format
numérique
*ESR?
Renvoi de la valeur dans le Standard Event Status Register sous format
numérique
La réponse est
Voir la section reporting de statut pour plus de détails.
*IST?
Renvoi du message local
ist comme défini par la norme IEEE 488.2. Syntaxe de
la réponse : 0
est vrai.
*OPC
Réglage du bit Operation Complete bit (bit d'exécution d'opération) (bit 0) dans le
Standard Event Status Register. Ceci se produira immédiatement après
exécution de la commande par suite de la nature séquentielle de toutes les
opérations.
*OPC?
Interroge l'état Operation Complete. Syntaxe de la réponse: 1
sera disponible immédiatement après exécution de la commande, par suite de la
nature séquentielle de toutes les opérations.
*PRE
Réglage du Parallel Poll Enable Register à la valeur
*PRE?
Renvoi de la valeur dans le Parallel Poll Enable Register sous format numérique
75