Cypress CY7C1443AV33 - Manual (Page 2)

CY7C1441AV33
CY7C1443AV33,CY7C1447AV33
Document #: 38-05357 Rev. *G Page 2 of 31
Logic Block Diagram – CY7C1441AV33 (1M x 36)
Logic Block Diagram – CY7C1443AV33 (2Mx 18)
ADDRESS
REGISTER
BURST
COUNTER
AND LOGIC
CLR
Q1
Q0
ENABLE
REGISTER
SENSE
AMPS
OUTPUT
BUFFERS
INPUT
REGISTERS
MEMORY
ARRAY
MODE
A [1:0]
ZZ
DQ s
DQP A
DQP B
DQP C
DQP D
A 0, A1, A
ADV
CLK
ADSP
ADSC
BW D
BW C
BW B
BW A
BWE
CE1
CE2
CE3
OE
GW
SLEEP
CONTROL
DQ A , DQP A
BYTE
WRITE REGISTER
DQ B , DQP B
BYTE
WRITE REGISTER
DQ C , DQP C
BYTE
WRITE REGISTER
BYTE
WRITE REGISTER
DQ D , DQP D
BYTE
WRITE REGISTER
DQ D , DQP D
BYTE
WRITE REGISTER
DQ C , DQP C
BYTE
WRITE REGISTER
DQ B , DQP B
BYTE
WRITE REGISTER
DQ A , DQP A
BYTE
WRITE REGISTER
ADDRESS
REGISTER
ADV
CLK
BURST
COUNTER AND
LOGIC
CLR
Q1
Q0
ADSC
CE 1
OE
SENSE
AMPS
MEMORY
ARRAY
ADSP
OUTPUT
BUFFERS
INPUT
REGISTERS
MODE
CE 2
CE 3
GW
BWE
A0,A1,A
BW B
BW A
DQ B ,DQP B
WRITE REGISTER
DQ A ,DQP A
WRITE REGISTER
ENABLE
REGISTER
A[1:0]
DQs
DQP
A
DQP B
DQ B ,DQP B
WRITE DRIVER
DQ A ,DQP A
WRITE DRIVER
SLEEP
CONTROL
ZZ
[+] Feedback