Sundance SMT911 - Manual (Page 37)

SMT911 User Manual SMT911 Page 37 of 38 Last Edited: 01/06/2010 10:09:00
Same settings as ADDAC A. See corresponding register.
Same settings as ADDAC A. See corresponding register.
Same settings as ADDAC A. See corresponding register.
The Update bit activates the serial interface (SPI) to pass registers previously written
in the FPGA to the corresponding device (MAXIM A and B, and ADDAC A and B).
Byte 1-0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
Default 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1
Reading back this register returns the Firmware version.
Byte 1-0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
Default 0 0 0 0 0 0 0 0 Firmware Version
Reconfigurable bits:
Bit Default Description
3 1 ADDAC B Update. “0” = not updated; “1” = updated
2 1 ADDAC A Update. “0” = not updated; “1” = updated
1 1 MAXIM B Update. “0” = not updated; “1” = updated
0 1 MAXIM A Update. “0” = not updated; “1” = updated
This register is used to update the detected RSSI values.
Byte 1-0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
Default 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1
Reconfigurable bits:
Bit Default Description
1 0 “0” = not updated, “1” = update RSSI / Power Detect of Channel B
0 0 “0” = not updated, “1” = update RSSI / Power Detect of Channel A
This read only register retrieves the RSSI value from channel A.
Byte 1-0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
Default 0 0 0 0 A[11:0]