Cypress CY7C1446AV33 - Manual (Page 3)

CY7C1440AV33
CY7C1442AV33
CY7C1446AV33
Document #: 38-05383 Rev. *E Page 3 of 31
BW D
BW C
BW B
BW A
BWE
GW
CE1
CE2
CE3
OE
ENABLE
REGISTER
PIPELINED
ENABLE
ADDRESS
REGISTER
ADV
CLK BINARY
COUNTER
CLR
Q1
Q0
ADSP
ADSC
MODE
A0, A1,A
A[1:0]
BW F
BW E
BW H
BW G
DQs
DQP
A
DQP B
DQP C
DQP D
DQP E
DQP F
DQP G
DQP H
OUTPUT
REGISTERS
MEMORY
ARRAY
OUTPUT
BUFFERS
E
DQ A , DQP A
WRITE DRIVER
DQ B , DQP B
WRITE DRIVER
DQ C , DQP C
WRITE DRIVER
DQ D , DQP D
WRITE DRIVER
INPUT
REGISTERS
BYTE “a”
WRITE DRIVER
DQ E , DQP E
WRITE DRIVER
DQ F , DQP F
WRITE DRIVER
DQ G , DQP G
WRITE DRIVER
DQ H , DQP H
WRITE DRIVER
SENSE
AMPS
SLEEP
CONTROL
ZZ
DQ A , DQP A
WRITE DRIVER
DQ B , DQP B
WRITE DRIVER
DQ C , DQP C
WRITE DRIVER
DQ D , DQP D
WRITE DRIVER
DQ E , DQP E
WRITE DRIVER
DQ F , DQP F
WRITE DRIVER
DQ F , DQP F
WRITE DRIVER
DQ H , DQP H
WRITE DRIVER
Logic Block Diagram – CY7C1446AV33 (512K x 72)
[+] Feedback