BenQ DLP PROJECTOR PE8700 - Manual (Page 73)

5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
V _IN[0..15]
A12
VCLK
V_IN13
V_IN12
V_IN10
V_IN14
V_IN9
V_IN8
V_IN15
V_IN11
V_IN0
V_IN1
V_IN2
V_IN3
V_IN4
V_IN5
V_IN6
V_IN7
A[0..11] A[0..11]
D Q3
DI_H SYNC
RA SN
A4
DQ20
D Q5
DQ26
A0
DQM
RESET_DVDO
DI_I N7
DQ21
DQ28
A9 A5
V _CSYNC
D Q[0..31]
A6
DQ27
DI_I N5
DQ20
DQ22
DQ
8
D Q[0..31]
DQ19
3:2_DETECT
DQ14
DQ
1 0
CA SN
DQ16
DQ19
A3
GRE EN_Y3
DI_IN[ 2..9]
D Q0
DQ14
DQ12
DQ11
DI _SCL
DQ18
DQ23
DQ27
DQ26
DQ
M
RA
S N
A7
A8
A5
DQ29
INTERLACE_DETECT
DQ29
DQ25
CA
S N
M_CLK
M_CLK
DQ13
DI_I N3
DQ
0 A1
C B5
DQ18
D Q4
W EN
WE
N
A11 A0
A9
A10
D Q6
DI_I N2
DQ
2 A10
D Q8
A2
DQ15
DQ22
DQ31
C B3
A4
DQ21
D Q1
DQ13
DQ30
DQM
D I_VSYNC
DI_I N4
C B7
DQ24
A7
DEINTDONE
A2
503HSY NC
DI _SDA
DQ24
DQ
9
DQ
3
DQ
6
DQ
7
GRE EN_Y4
A3
D Q9
DI_I N9
DQ17
C B6
503CBLANK
DQ25
DQ23
DQ16
A11
503 VSYNC
DQ
1 A8 A6
DQ31
DQ12
DQ28
D Q2
DQ11
DI_27M_CLK
DQ
5
VIDOUTCLK
GRE EN_Y5
DQ17
A1
2:2_DETECT
A
VSSI
CLK54_72
M
DI_I N6
DI_I N8
DI _RSVD1
DQ30
DQ
4
DQ10
D Q7
AVSSI
DQ15
GRE EN_Y9
GRE EN_Y7
GRE EN_Y6
C B0
C B1
C B2
C B4
GRE EN_Y8
GRE EN_Y2
EXTREFSEL
V_IN8
DI_I N4
DI_I N8
DI_I N6
V_IN10
V_IN14
DI_27M_CLK
DI_I N3
V_IN12
DI_I N7
VCLK
V_IN9
DI_I N5
DI_I N9
V_IN13
DI_I N2
V_IN11
V_IN15
V_ACTIVE
V_VSYNC
V _HSYNC
+3VA
VCLK
DI_27M_CLK
DI_SDA
DI_IN[2..9]
DI_SCL
V_IN[0..15]
+1_8V
DI_ HSYNC
DI_VSYNC
DEINTDONE
RESET_DVDO
+3VA
+3V_MEM
+3VA
+3V_MEM
+3VA
VDD_CORE
+1_8V
VDD_CORE
VDD_PLL VDD_CORE
+3VA
VDD_PLL
Title
Size Document Number R e v .
Date: Sheet o f
Project Code
Reviewed By Approved By Prepared By
Model Name
PCB P/N P CB Rev.
Benq Corporation
OEM/ODM Model Name
99.J5877.R22-C3-304-001
MAIN BOARD
4 10
COLIN CHANG BEN CHEN
48.J5801.S02 S02
ANGEL HU
HT720G 99.J5877.001
0
Thursday, January 16, 2003
NA
Note: The Sil 503 does not support a standard
I2C protocol. See data sheet page 22.
Note: For compatability with Sil504
place bypass resistors
PLL Power
Input Port
Note: Connect RP4, RP5 and R256 to bypass Sil503
RP6
NC_RP
1 2
3 4
5 6
7 8
RP3 47_RP
1 2
3 4
5 6
7 8
C34
0.1UF C27
0.1UF
RP4 47_RP
1 2
3 4
5 6
7 8
C37
0.1UF C28
0.1UF
U3
K4S643232C-TC/L10
VDD 1
DQ0 2
VDDQ 3
DQ1 4
DQ2 5
VSSQ 6
DQ3 7
DQ4 8
VDDQ 9
DQ5 10
DQ6 11
VSSQ 12
DQ7 13
NC 14
VDD 15
DQM0 16
WE 17
CAS 18
RAS 19
CS 20
NC 21
BA0 22
BA1 23
A10/AP 24
A0 25
A1 26
A2 27
DQM2 28
VDD 29
NC 30
DQ16 31
VSSQ 32
DQ17 33
DQ18 34
VDDQ 35
DQ19 36
DQ20 37
VSSQ 38
DQ21 39
DQ22 40
VDDQ 41
DQ23 42
VDD 43 VSS 44 DQ24 45 VSSQ 46 DQ25 47
DQ26 48 VDDQ 49 DQ27 50
DQ28 51 VSSQ 52 DQ29 53
DQ30 54
VDDQ 55 DQ31 56 NC 57
VSS 58 DQM3 59 A3 60 A4 61 A5 62 A6 63 A7 64
A8 65 A9 66 CKE 67
CLK 68 NC 69 NC 70 DQM1 71
VSS 72 NC 73 DQ8 74
VDDQ 75
DQ10 77
VSSQ 78
DQ9 76
DQ11 79 DQ12 80 VDDQ 81
DQ13 82 DQ14 83 VSSQ 84
DQ15 85 VSS 86
TP24
E1
1
C15
0.1UF
L3 Z1000/100MHZ
TP23
E1
1
C16
0.1UF
TP22
E1
1
C13
0.1UF
R1
10K
C14
0.1UF
TP21
E1
1
TP28
E1
1
C24
0.1UF
R5 10K
C17
0.1UF
R6 33
C18
0.1UF
RP2 47_RP
1 2
3 4
5 6
7 8
C22
0.1UF
R98 4.7K
C20
0.1UF C21
0.1UF
TP29
E1
1
R7 NC_R0603
R2 33
C19
0.1UF
U2
SII504
NC 1
VDDCORE_1.8 2
GND 3
LCDPWREN 4
/CBLANK 5
/CSYNC 6
/VSYNC 7
/HSYNC 8
BLUE_CB0 9
BLUE_CB1 10
BLUE_CB2 11
BLUE_CB3 12
BLUE_CB4 13
BLUE_CB5 14
GND 15
VDD 16
BLUE_CB6 17
GND 21
GREEN_Y0 22
GREEN_Y1 23
GREEN_Y2 24
GREEN_Y3 25
VDD 26
GREEN_Y4 27
GREEN_Y5 28
GREEN_Y6 29
GREEN_Y7 30
GREEN_Y8 31
GREEN_Y9 32
GND 33
RED_CR0 34
RED_CR1 35
RED_CR2 36
RED_CR3 37
RED_CR4 38
RED_CR5 39
GND 40
RED_CR7 43
RED_CR8 44
VDDCORE_1.8 41
RED_CR6 42
BLUE_CB7 18
BLUE_CB8 19
BLUE_CB9 20
RED_CR9 45
VIDOUTCLK 46
GND 47
/BYPPLLCLK48M 48
CLK48M 49
GND 50
VDDCORE_1.8 51
ExtRefSel_N 52
EXTREFCLKXTALIN
54
GND
55
VDDCORE_1.8
56
MEMADDR3
57
MEMADDR2
58
MEMADDR1
59
MEMADDR0
60
GND
61
MEMADDR4
62
MEMADDR5
63
MEMADDR6
64
MEMADDR7
65
GND
66
MEMADDR8
67
MEMADDR9
68
MEMADDR10
69
MEMADDR11
70
RSVD
71
GND
72
VDD
73
VDD
74
/RAS
75
/CAS
76
/WE
77
DQM
78
GND
79
MEMDATA7
80
MEMDATA5
82
MEMDATA4
83
MEMDATA6
81
MEMDATA3
84
GND
85
MEMDATA2
86
MEMDATA1
87
MEMDATA0
88
VDD
89
PUPDIS
90
MEMDATA8
91
MEMDATA9
92
GND
93
MEMDATA10
94
MEMDATA11
95
MEMDATA12
96
MEMDATA13
97
MEMDATA14
98
VDDCORE_1.8
99
GND
100
MEMCLK
101
GND
102
NC
103
RSVD
104
NC 105 VDDCORE_1.8 106 GND 107 /BYPPLLMEMCLK 108
MEMDATA15 109 MEMDATA24 110 MEMDATA25 111
MEMDATA26 112 MEMDATA27 113 GND 114 MEMDATA28 115
MEMDATA29 116 VDD 117 GND 118
MEMDATA30 119 MEMDATA31 120 GND 121
MENDATA23 122 MEMDATA22 123 MEMDATA21 124 MEMDATA20 125
GND 126 MEMDATA19 127 MEMDATA18 128
MEMDATA17 129 MEMDATA16 130 GND 131 VDD 132 RSVD 133 RSVD 134 VDD 135
VIDLNDATA2 136 VIDLNDATA3 137 VIDLNDATA4 138
VIDLNDATA5 139
VIDLNDATA7 141 VIDLNDATA8 142
VIDLNDATA9 143 GND 144 VIDLNCLK 145
VDDCORE_1.8 146 /HOSTWR_SCL 147 /HOSTRD_SDA 148 /HOSTCS 149
GND 150 HOSTADDR0 151 HOSTADDR1 152
HOSTADDR2 153 HOSTADDR3 154 HOSTADDR4 155
VIDLNDATA6 140
HOSTADDR5 156
HOSTADDR6
157
HOSTADDR7
158
HOSTMODE
159
VDDCORE_1.8
160
HOSTCLK
161
GND
162
HOSTDATA15 / VIDLNDATA19
163
HOSTDATA14 / VIDLNDATA18
164
HOSTDATA13 / VIDLNDATA17
165
HOSTDATA12 / VIDLNDATA16
166
GND
167
VDDCORE_1.8
168
HOSTDATA11 / VIDLNDATA15
169
HOSTDATA10 / VIDLNDATA14
170
HOSTDATA9 / VIDLNDATA13
171
HOSTDATA8 / VIDLNDATA12
172
RSVD
173
HOSTDATA7 / VS
174
HOSTDATA6 / HS
175
HOSTDATA5
176
HOSTDATA4
177
HOSTDATA3
178
HOSTDATA2
179
HOSTDATA1
180
HOSTDATA0
181
VDD
182
GND
183
/DET32PD
184
/DET22PD
185
/DETVIDEO
186
DEINTDONE_N
187
MEMADDR12
188
VDD
189
GND
190
SDOUT
191
WSOUT
192
SCKOUT
193
VDD
194
SDLN
195
WSLN
196
SCKLN
197
GND
198
VDDCORE_1.8
199
/RESET
200
TEST0
201
TEST1
202
/BYPPLLCLK54_72M
203
CLK54_72M
204
VDDCORE_1.8
205
GND
206
AVSS_1.8
207
AVDD_1.8
208
ExtRefClkXtalOut
53
RP1 47_RP
1 2
3 4
5 6
7 8
TP27
E1
1
+
C11
10UF/16
C23
4.7UF/16
C12
0.1UF
TP26
E1
1
R3 33
R4 33
+
C9
10UF/16
C38
0.1UF
TP25
E1
1
L2
Z1000/100MHZ
L5
Z1000/100MHZ
C26
0.1UF
C10
0.1UF
+
C35
10UF/16
C25
0.1UF
C8
0.1UF
C36
0.1UF
R99
NC_R0603
RP5
NC_RP
1 2
3 4
5 6
7 8
C39
0.1UF C29
0.1UF